VCS学习笔记——VCS编译/仿真选项

常用编译选项:

红色表示与simulation有关联。

compile选项一般用法        含义
-full64用64位模式进行编译和仿真
-R编译结束后自动进行仿真
-notice     启用详细诊断信息
-q/-v安静模式/详细模式:不显示正在解析的源文件、顶层模块及指定的时间刻度等信息。/额外显示正在执行的命令(运行C编译器等)。
-l-l com.log记录编译信息文件,如果有“-R”,则把编译和仿真的信息都放在一个log文件里。
+define+macro配合`ifdef使用配合激活RTL中的`ifdef-`else-`endif内的语句
-sverilog支持systemverilog
-Mdir指定存储编译产生文件的目录,默认位csrc
-Mupdate增量编译
-debug_all仿真提供最大调试功能支持,添加支持调试的选项会降低编译速度,在debug完进行test和覆盖率回归时可以不添加debug选项以使用批处理模式进行仿真。
+lint=TFIPC-L提供例化时端口链接错误的详细信息
simulation选项一般用法        含义
-l-l sim.log记录编译信息文件
  • 1
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 1
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值