【FPGA实验0】Quartus建立工程文件以及仿真

已于 2023-04-05 14:03:34 修改
阅读量4.8k 收藏 32
点赞数 2
分类专栏： # FPGA学习笔记 文章标签： fpga开发
于 2023-03-25 20:36:37 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Jessaly/article/details/129270436
版权

FPGA的第一课，学习Quartus编程运行仿真烧录的这一个流程，以一个十位的计数器为例。
芯片商家：ALTERA
编程软件：Quartus II
试验箱上的芯片型号：EP4CE6E22C8N

目录

一、新建一个工程

打开软件后会会弹出一个窗口，点击【创建向导】

第一步：设置工程名和顶层硬件模块名

在这里插入图片描述

第二步：加入原先写好的文件，如若没有就直接点击下面的【next】即可

在这里插入图片描述

若要添加文件，则点击这个按钮

在这里插入图片描述

然后要记得点击【Add】不然添加进去的是一个只有文件名的空文件

在这里插入图片描述

第三步：根据试验箱上芯片的型号我选择【Cydone IV E】系列，设备型号【EP4CE6E22C8】。

在这里插入图片描述

第四步：选择仿真模式为【ModelSim】

在这里插入图片描述

第五步：列出来刚刚的选择，确认无误后，点击【Finish】

在这里插入图片描述
到此，就完成了工程的新建。

二、编写程序

1、新建一个【Verilog HDL File】文件
请添加图片描述

然后就开始码代码，以一个十位的计数器为例

请添加图片描述

三、编译

点击菜单栏中的三角形进行编译

若编译无误则会弹出如下提示：
请添加图片描述

1、可以查看所用到的资源：

请添加图片描述

2、如何看生成的电路

在这里插入图片描述

可以看到新建的电路如下：

请添加图片描述

3、打开文件夹，可以看到需要烧录的文件

请添加图片描述

刘一五
关注
专栏目录
FPGA功能仿真Quartus操作步骤
m0_47868423的博客
11-21 4780
FPGA功能仿真Quartus操作步骤 因为Quartus软件界面是英文的，对我们国家的同学来说不太友好，在这里演示一遍用Quartus 13.0进行FPGA功能仿真的操作步骤，希望对有需要的同学有所帮助： 如我上篇博客中，编写好test bench代码后，我们将它保存，为了和之前的代码文件相区分，我把它的命名在之前的代码文件名的基础上加上“_tb”。如下： 右边的就是test bench文件。 然后开始我们的软件操作： 点击软件上方Assignments / Settings; 跳出如下方框，并点击左侧
【FPGA】Quartus项目工程创建以及联合Modelsim进行仿真（FPGA项目创建与仿真）
Rick0725的博客
03-08 3182
然后按住Ctrl+N或者左上角 文件-New 进行verilog HDL 文件添加，选择verilog HDL File选项，点击ok确认。这里我们不用项目模板也没有要添加的文件，所以一直点击next来到设备选择，我这里用的是Cyclone IV系列的，选好设备后点击next。接着我们打开该测试模板进行编写，按住Ctrl+O选择文件，将文件类型改成all files，并点击simulation文件夹。接下来在打开的文件中编写要实现的模块的代码，要注意的是，然后选中以下区域，将其替换成下面代码块中的代码。
quartus新建工程流程
最新发布
weixin_43709778的博客
10-10 1250
2、点击Preferred Text Editor，选择notepad++，并且关联到notepad++的安装路径；方法2：工具栏 Tools → Netlist Viewers → RTL Viewer；代码编写完成后，就可以进行仿真操作，验证代码的逻辑性；代码编写完毕后，需要对语法进行检查；• 将产生的激励加入到被测试模块中并观察其响应；其实步骤1在新建工程时，已经选择过了；通常，一个完整的测试文件其结构为。• 将输出响应与期望值相比较。• 产生模拟激励（波形）；
Quartus工程文件类型
qq_17812433的博客
08-23 143
1. 编译必需的文件：设计文件（.gdf、.bdf、EDIF输入文件、.tdf、verilog设计文件、.vqm、.vt、VHDL设计文件、. vht）、存储器初始化文件（.mif、.rif、.hex）、配置文件（.qsf、.tcl）、工程文件（.qpf）。第三类文件会根据第一类文件的改变而变化，反映了编译后的结果，可以视需要保留；此外，当一个项目的设置内容需要转移给另一个项目时，例如引脚分配信息，需要转移.tcl文件而不是.qsf文件。2. 编译过程中生成的中间文件（.eqn文件和db目录下的所有文件）
Quartus仿真步骤
热门推荐
Studying……
08-15 2万+
建立工程和文件： 1、在某个盘符下新建文件夹，如D/cc 2、打开软件，新建文件File-new-VHDL File； 3、保存刚新建文件，取名为cc（最好所有文件、文件夹取名相同，以免后面编译出现错误）； 4、同时软件提醒：是否建立project,选择是； 5、建立project过程中，按软件默认设置，点击NEXT，    当到达Add File这一步时，点击File name右边的
EDA quartus自带仿真工具仿真
ganhui13000的博客
10-09 5350
EDA quartus自带仿真工具仿真
Quartus生成烧录到FPGA板载Flash的jic文件
qq_37624854的博客
01-28 5819
如果output_file.jic带linux os系统，则可能需要烧录一个小时。1、先使用Programmer烧录一个sof文件，即test.sof。2、再正常使用Programmer烧录jic文件即可，约需10分钟，待转换的sof文件与hex文件。
基于cyclone2 FPGA编写的MODBUS协议通信实验源码Quartus 9.0工程+FPGA实现Modbus通讯协议资料
03-06
本资源包提供的是基于Cyclone II FPGA的MODBUS协议通信实验源码，以及使用Quartus 9.0进行工程实现的相关资料，这对于理解和掌握FPGA中的MODBUS通信具有很高的学习价值。 首先，了解MODBUS协议的基本概念是至关重要...
SDRAM读写FPGA控制实现与Modelsim仿真verilog设计实验Quartus9.1工程源码+设计说明文件.zip
11-29
SDRAM读写FPGA控制实现与Modelsim仿真verilog设计实验Quartus9.1工程源码+设计说明文件,可以做为你的学习实验参考。 module sdr_sdram( CLK, RESET_N, ADDR, CMD, CMDACK, DATAIN, DATAOUT, // DM, SA, BA...
FPGA:Quartus II 13.0 IP_ROM工程及ModelSim仿真工程
03-31
《FPGA设计实战：Quartus II 13.0 IP_ROM工程与ModelSim仿真解析》 在电子设计领域，FPGA（Field-Programmable Gate Array）因其灵活性和高性能而备受青睐。本文将深入探讨如何使用Altera的Quartus II 13.0工具进行...
异步四位二进制计数器FPGA设计verilog源码quartus工程文件.zip
05-10
异步四位二进制计数器FPGA设计verilog源码quartus工程文件 module cnt_yb(clk,rst,q); input clk; //时钟信号 input rst; //复位端，低电平有效 output[3:0] q; //计数输出端 reg[3:0] q; //技术...
如何使用Quartus_II进行仿真
12-30
Quartus 仿真，如何使用Quartus_II进行仿真
FPGA任意波形发生器工程文件（quartus II）
06-13
**FPGA任意波形发生器工程文件（quartus II）** FPGA（Field Programmable Gate Array）是一种可编程逻辑器件，它允许用户通过配置内部的逻辑资源来实现各种数字系统设计。在本项目中，我们关注的是一个使用FPGA...
Quartus使用步骤及联合Modelsim仿真教程
m0_64605336的博客
11-12 1万+
Quartus使用记录及与modelsim联合仿真
quartus下联合modelsim_Altera仿真
小博的博客
06-09 5770
使用quartus自带的modelsim-altera仿真流程。版本为：quartus ii 13.1 64-bit 以fpga实现数码管和流水灯编码为例
quartus生成的各文件含义
xhnmn的专栏
11-18 3745
原文地址：quartus生成的各文件含义作者：小牛 Source files (always under source control) *.bdf Schematic *.bsf Symbols *.inc AHDL include *.lai Logic analyzer interface *.mif Memory init *.ptf SOPC file (old but recomme...
Quartus 18.1生成*.jic文件的方法之一
随喜读书会的博客
07-20 2235
*.jic文件是quartus工程的比特流文件，用以烧写到FPGA的flash中。其生成的步骤如下： step1：将nios程序生成hex文件： 右键SW工程，选择“Make_targets”后的“Build...”，在弹出的窗口中选择“mem_init_generate” 此时在nios工程目录下的mem_init文件夹中会生成hex文件 step 2：利用quartus编译器生成jic文件： 在quartus编译器中选择“File”下的“Convert Programming Fil.
Quartus II（13.1）如何新建工程+仿真+硬件 异步加载计数器为例
m0_63932074的博客
11-01 4770
EDA课程所需软件，用过的软件太多了，怕自己以后用到的时候记忆模糊，就决定简单写一个（很详细）新建工程和仿真的过程，这也是我的第一个博客，可能存在很多问题，欢迎指出。9.然后就可以编写代码啦，一定要注意红色箭头位置一定要是自己工程所在的名称，刚开始学的时候，参考书上的代码照抄，名称也不改，然后编译错误还不知道哪错了！然后会出现一个小窗口那是在检测你给的信号符不符合代码要求，有没有错误，没有的话就会自动弹出一个新的波形窗口，仿真成功。所指图标，会弹出让你保存，保存就行，（最好和之前代码在同一文件夹下，不乱）
Quartus调用ModelSim进行仿真的步骤
m0_59592734的博客
04-09 1万+
1.建立工程，在建立工程的第四步中的Simulation下选择Tool Name为ModelSim-Altera，再在后面的Format(s)中选择Verilog HDL。继续构建完工程； 2.在工程中写好程序，保存并编译，确定没有错误后进行下一步； 3.选择Tools菜单中的Options，在General中选择EDA Tool Options，在右边的列表中有ModelSim-Altera一栏，点击后面的省略号选择ModelSim所安装的位置，注意后面两项modelsim_ase、win32
FPGA实现汽车尾灯模拟系统实验报告与Quartus仿真分析
资源摘要信息:"数电实验——汽车尾灯（实验报告+Quartus仿真）FPGA,VHDL语言" 在本实验报告中，我们将详细探讨使用FPGA (Field-Programmable Gate Array) 和 VHDL (VHSIC Hardware Description Language) 语言来...
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值