数字IC笔试/面试题目合集

笔试

1.前端设计流程，和后端设计流程，及使用相关EDA软件？
2.请描述系统最高时钟频率计算方法。
3.画图解释setup violation和hold violation. 并说明在ASIC和FPGA不同实现上对违例的解决办法。
4.用verilog实现一个异步fifo电路。
5.画图解释同步FIFO的反压阈值水线设置方法以及依赖的因素。
6.同步复位和异步复位的区别？
7.分情况介绍跨时钟域处理方法以及写出对应sdc约束方法。

面试

总结一下:
首先是介绍自己的背景和做的项目。面试官问项目做的事情。然后问ic相关的问题:

1.有没有自己写过sdc?举个例子说说你做的时序优化。
2.功耗分析和功耗优化有做过吗？
3.cdc检查有没有做过？单bit信号cdc怎么同步的？异步fifo深度？
4.脚本能力怎么样？
5.有没有流片经验，有没有做过后仿真？
6.你的项目中那一件事最让你印象深刻？