- 博客(157)
- 收藏
- 关注
RSS订阅原创 数字IC后端实现之Innovus Place跑完density爆涨案例分析
数字IC后端设计实现之Innovus placement后density暴涨案例解析
2024-11-01 20:37:49
517
原创 DDRPHY数字IC后端设计实现系列专题之后端设计导入，IO Ring设计
DDRPHY数字IC后端设计实现系列专题之后端设计导入，IO Ring设计
2024-10-30 11:04:09
592
原创 异步时钟Asynchronous,Physical Exclusive，Logic Exclusive和false path解析
数字IC设计异步时钟约束Asynchronous,Physical Exclusive，Logic Exclusive，False Path解析
2024-10-30 10:31:12
236
原创 时钟分频电路之Innovus自动产生的_clock_gen skew group盘点
时钟分频电路的时钟树综合方法之innovus自动生成的_clock_gen skew group
2024-10-24 10:17:50
963
原创 数字IC后端实现Innovus |给各种IP子模块添加port buffer和antenna diode万能脚本
数字IC后端实现Innovus |给各种IP子模块添加port buffer和antenna diode万能脚本
2024-10-22 15:56:35
1024
原创 数字后端零基础入门系列 | Innovus零基础LAB学习Day3
数字IC后端零基础入门系列 | Innovus零基础Lab学习第三天Day3
2024-10-21 11:24:32
1050
原创 数字后端实现静态时序分析STA Timing Signoff之min period violation
数字IC后端设计实现静态时序分析Timing Signoff之memory min period violation
2024-10-17 14:56:06
1024
原创 数字IC后端手把手实战教程 | Innovus verify_drc VIA1 DRC Violation解析及脚本自动化修复方案
数字IC后端实战项目案例之Innovus verify_drc DRC Violation脚本自动化修复方案
2024-10-14 11:13:30
878
原创 芯片Tapeout前GDS Review | Calibre中如何切出gds中指定区域版图？
芯片Tapeout GDS Review 之Calibre中如何切出指定区域版图GDS
2024-10-12 10:35:41
215
原创 英伟达NVIDIA数字IC后端笔试真题（ASIC Physical Design Engineer）
英伟达NVIDIA数字IC后端笔试真题(ASIC Physical Design方向)
2024-09-23 16:23:44
1490
原创 数字后端版图必备！TapCell预防Latchup栓锁效应(附对应版图画法）
数字后端版图必备。一文教你看懂tapcell版图，如何添加tapcell来预防latchup栓锁效应。
2024-09-23 15:36:38
465
原创 数字IC后端物理验证PV | TSMC 12nm Calibre Base Layer DRC案例解析
数字IC后端设计实现之TSMC 12nm 6Track Physical Signoff Calibre base layer DRC Violation案例解析
2024-06-06 07:05:00
1382
原创 低功耗数字IC后端设计实现典型案例| UPF Flow如何避免工具乱用Always On Buffer?
数字IC后端设计实现培训教程,低功耗IC设计实现upf flow，upf flow数字IC后端实现常见问题之Always On Buffer跨power domain等相关问题
2024-04-30 18:06:42
1599
原创 数字IC后端先进工艺设计实现之TSMC 12nm 6Track工艺数字IC后端实现重点难点盘点
如果你仅仅是跑个先进工艺的flow，不懂先进工艺在数字IC后端实现上的不同点，为何有这样的不同点，针对这些不同之处后端实现阶段如何考虑它们，那么你等于0经验！大家可以针对本文所列的要点进行复盘，如果这些都搞透彻了，你就可以大胆把T12 nm的A72和A55项目写到你的简历中。T12这个工艺也是支持Preferred和Non-prefered两个方向来完成routing的，但是它对它们的最小线宽和最小线间距提出了更严格的要求。所有各个子模块的形状，彼此之间的间距都是有严格的要求。为何要有P48这一层？
2024-04-27 14:43:19
2479
原创 数字IC后端设计实现 | PR工具中到底应该如何控制density和congestion?(ICC2&Innovus)
数字IC后端设计实现中到底应该如何控制cell density和congestion？（ICC2和Innovus两种解决方案）
2024-01-20 13:37:36
3378
原创 数字IC芯片设计实现 | 时序Timing Signoff check_timing检查解析
数字IC芯片Timing Signoff之check_timing report解读
2024-01-08 22:14:26
2633
原创 数字后端设计实现之自动化useful skew技术（Concurrent Clock &Data）
数字IC后端设计实现之自动化useful skew技术应用——PPA Push经验
2024-01-08 15:11:38
2661
原创 数字后端设计实现 | 数字后端PR工具Innovus中如何创建不同高度的row？
数字IC后端设计实现之innovus中如何创建不同高度的row?
2024-01-05 16:21:30
1505
原创 数字IC后端实现之Innovus TA-152错误解析（分频generated clock定义错误）
数字IC后端PR实现之Innovus TA -152错误解析
2024-01-05 16:13:20
1437
原创 数字IC实战后端项目| 必须掌握的28个SoC低功耗项目经验！
数字IC后端实战项目——基于TSMC 28nm低功耗四核A7 top的hierarchical flow物理设计实现
2024-01-04 17:01:38
2150
原创 数字IC后端实现之快速获取innovus中drv violation的所有net list
数字IC后端设计实现之快速获取innovus中drv violation的所有net list
2024-01-04 16:17:34
1964
原创 Calibre PEX Hspice Netlist提取步骤（数模芯片提取spice netlist流程）
Calibre PEX Hspice Netlist提取方法和流程
2024-01-03 12:53:53
2297
原创 数字IC后端设计实现之Innovus update_names和changeInstName的各种应用场景
数字IC后端设计实现之innovus update_names和changeInstName的具体使用方法
2024-01-03 12:25:03
1184
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人