硬件描述语言（HDL）基础——过程块

已于 2022-11-11 15:11:37 修改
阅读量1.8k 收藏 5
点赞数 2
分类专栏： Educoder实训 文章标签： fpga开发
于 2022-11-11 15:11:17 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Junds0/article/details/127806513
版权
本文档是一份关于硬件描述语言（HDL）的基础教程，重点介绍了如何使用过程块（包括if...else和case语句）以及循环结构来建模数字逻辑电路。内容涵盖从简单的与门建模到复杂的PS/2键盘按键扫描码识别电路设计，旨在帮助读者掌握HDL中的控制流和数据流建模技巧。
摘要由CSDN通过智能技术生成

第1关：持续赋值与过程块

任务描述
本关任务：采用持续赋值语句assign和过程块完成与门的建模。

知识点
为了完成本关任务，需要掌握的知识点如下：

基于持续赋值语句的建模
基于持续赋值语句的建模是指根据信号之间的逻辑关系，采用持续赋值语句（关键词assign）描述数字逻辑电路的方式，也称为数据流建模。

持续赋值语句示例如下所示。只要“=”右侧表达式中的任意变量发生变化，该表达式立即重新计算并赋值给左边的变量。其中，“[#延迟量]”是不可以综合的，故在数字电路建模过程中通常不定义延迟量。

assign [#延迟量] 信号名 = 表达式;
持续赋值语句左侧可以是变量类型（如SystemVerilog中的logic类型）的信号，也可是线网类型（如Verilog中的wire类型、tri类型）的信号，也可是信号拼接形式。

基于持续赋值语句的建模只能用来描述组合逻辑电路。

 module alwaysblock(
    input a,
了解本专栏 订阅专栏 解锁全文 超级会员免费看
Ssaty.
关注
专栏目录
订阅专栏
硬件描述语言（HDL）基础——运算符
Junds0的博客
10-21 1847
本关任务：对于给定的五个1位输入信号（a、b、c、d和e），采用硬件描述语言建模电路用以计算每个输入信号和其他4位输入信号的比较结果，故输出结果out为25位。电路有六个5位输入a、b、c、d、e和f，四个8位输出w、x、y和z（共计32位输出），输出由六个输入和结尾两个“1”拼接而成。移位运算为双目运算，将移位运算符左侧的操作数向左或向右移动，移动的位数由右侧的操作数指定，可分为逻辑移位和算术移位，均是可综合的。根据提示，在右侧编辑器中补全代码，利用位复制运算和位拼接运算，对所要求的的电路进行建模。
硬件描述语言（HDL）基础——基本结构
Junds0的博客
09-08 3374
本关任务：一个32位向量信号in由4个字节组成（in[31 : 24]，in[23 : 16]，in[15 : 8]，in[7 : 0]），请采用向量域选实现字节顺序的颠倒，例如0x12345678变为0x78563412。本关任务：请参考下图，声明必要的内部信号，采用持续赋值语句assign完成电路的建模。本关任务：采用持续赋值语句assign完成如下图所示的输入端口和输出端口之间的连接。本关任务：采用持续赋值语句assign实现一个与门的建模，如下图所示。本关任务：采用向量域选实现如下图所示电路模块。
硬件描述语言（HDL）
热门推荐
qq_37387849的博客
06-27 3万+
硬件描述语言（HDL）1 HDL基本介绍2 VHDL语言库和实体数据对象和数据类型：操作符：结构体之进程：VHDL语法 :VHDL语法规则及注意事项：3 Verilog语言基本：模块和端口：数据流建模：行为级建模基于事件的时序控制主要语句注意事项：4 综合和仿真基本：有限状态机testbench与其他软件的混合开发注意事项：5 时序分析和时序控制FPGA中的时序问题同步时序控制的基本策略跨时钟域（CDC）逻辑设计跨时钟域多路信号处理注意事项：6 模块化设计和片上总线层次化设计方法片上总线（ On Chip
数字硬件建模SystemVerilog-组合逻辑建模（1）连续赋值语句
OpenFPGA的博客
12-07 1184
数字门级电路可分为两大类：组合逻辑和时序逻辑。锁存器是组合逻辑和时序逻辑的一个交叉点，在后面会作为单独的主题处理。组合逻辑描述了门级电路，其中逻辑块的输出直接反映到该块的输入值的组合，例如，双输入AND门的输出是两个输入的逻辑与。如果输入值发生变化，输出值将反映这一变化，组合逻辑的RTL模型需要反映这种门级行为，这意味着逻辑块的输出必须始终反映该逻辑块当前输入值的组合。SystemVerilog有...
Verilog语言之结构语句：Always过程块和assign连续赋值语句
孜孜不倦
05-19 1万+
数字电路是用线将逻辑门连接起来组合而成的，任何电路都可以用一些模块的组合和赋值语句来表示。但是，有时候这并不是描述电路最为方便的方法。结构语句（Procedures:always, initial, task, function）为描述电路提供了更多的选择。 对硬件综合来说，有两种最重要的always块： 组合: always @(*) 时钟: always @(posedge clk) 组...
Verilog 过程赋值 区别 详解
qq_36613247的博客
06-29 699
Verilog 过程赋值 详解
硬件描述语言基础——过程块
最新发布
PixelDyno的博客
08-15 328
硬件描述语言（HDL）是用来描述和设计数字逻辑电路的一种形式化语言。在现代数字系统设计中，HDL已经成为一种必备的工具。其中，过程块是HDL的基本元素之一，它能够描述电路中的行为特性和时序关系。本文将介绍过程块的基础知识，并给出相应的源代码示例。本文介绍了硬件描述语言中过程块的基础知识，包括其概述、敏感信号列表、顺序语句和并行语句等内容。通过合理使用过程块，可以方便地描述数字逻辑电路的行为特性和时序关系，并实现各种功能。在实际设计中，熟练掌握过程块的使用是非常重要的。以上代码中，过程块通过敏感信号列表。
FPGA系统性学习笔记连载_Day6 FPGA三种建模方式区别及Verilog语法基础篇
ONEFPGA的博客
06-15 1169
1.4、因为assign语句中被赋值的变量，在仿真器中不会存储其值，所以该变量必须是线网（Nets）类型，不能是寄存器（reg）类型 1.5、线网类型的变量，可以被多重驱动，也就是说可以在多个assign语句中驱动同一个net 1.6、reg型变量，不能被不同的行为进程（eg：always块）驱动 1.7、建议使用assign对组合逻辑建模，这是因为assign语句的连续驱动特点与组合逻辑的行为非常相似，而且在assign语句中加延时可以非常精确地模拟组合逻辑的惯性延时。 1.8、assign语句与
Verilog语言之其他功能：组合逻辑for循环和generate生成块for循环
孜孜不倦
05-21 7705
例1：给一个100位的输入向量，颠倒它的位顺序输出 只需要将in[0]赋值给out[99]、in[1]赋值给out[98]......也可以直接用for循环，其规范格式如下： for（循环变量赋初值；循环执行条件；循环变量增值） 循环体语句块； 通过for循环赋值很方便： module top_module ( input [99:0] in, output reg [9...
数电实验——出租车计价器
03-26
利用Basys2板设计基于FPGA的出租车计价器，用HDL Verilog硬件描述语言实现出租车计价器的设计。所设计的出租车计价器具有时钟显示、里程显示、价格显示等功能，具有等待计时、计价功能，要求能够根据时间判断是夜间价格还是白天价格。画了很久时间完成，真的不容易啊。
EDA/PLD中的Verilog HDL 数据流建模 --连续赋值语句
12-09
6 数据流建模 在3.3.2 节中，我们已经初步了解到数据流描述方式，本节对数据流的建模方式进一步讨论，主要讲述连续赋值语句、阻塞赋值语句、非阻塞赋值语句，并针对一个系统设计频率计数器的实例进行讲解。 6.1 连续赋值语句数据流的描述是采用连续赋值语句(assign )语句来实现的。语法如下：assign net_type = 表达式；连续赋值语句用于组合逻辑的建模。等式左边是wire 类型的变量。等式右边可以是常量、由运算符如逻辑运算符、算术运算符参与的表达。如下几个实例：wire [3:0] Z, Preset, Clear; //线网说明assign Z = Preset & Clear
计算机组成原理（1）
“知识最大的敌人不是无知，而是错觉”
03-29 1065
更抽象的描述方式（硬件描述语言HDL） + CAD工具(电子设计自动化工具EDA） —>优化电路（自动化方法） 基于硬件描述语言的组合逻辑电路模块设计 SystemVerilog硬件描述语言基础 HDL的起源 HDL:具有特殊结构能够对硬件逻辑电路的功能和时序进行描述的高级编程语言 SystemVerilog HDL的特点： 具有并行特征，同一时刻执行多任务的能力 （一般软件程...
HDLBits第五章练习及答案
Alice的博客
09-15 1821
HDLBits第五章1、三元条件运算符2、归约运算符3、归约：更宽的门4、组合for循环：向量反转25、组合for循环：255位总体计数6、生成for循环：100位二进制加法器27、生成for循环：100位BCD加法器 1、三元条件运算符 verilog 有一个三元条件运算符 ( ? : ) ，像 C语言一样。 (condition ? if_true : if_false) 这可用于根据一行上的条件（多路复用器！）选择两个值之一，而无需在组合 always 块中使用 if-then。 例如： (0 ?
HDLBits学习------Problem 10~18
xyx0610的博客
11-11 277
参考连接：HDLBits导学 Problem 10 : Vectors 概述：什么是 Verilog 中的向量（vector）？向量是一组 wire 信号的集合，通过赋予这一组信号的集合一个名称，以便于访问其中的 wire 信号。 向量类似于总线，一般将向量视为位宽超过 1 位的 wire 信号，不是特别在意向量这个概念本身。 问题：构造一个电路，拥有 1 个 3 bit 位宽的输入端口，4 个输出端口。其中一个输出端口直接输出输入的向量，剩下 3 个输出端口分别各自...
连续赋值和过程赋值
J_Hang的博客
09-08 8400
连续赋值： 1）语法上，有关键词“assign”来标识； 2）左侧被赋值的数据类型必须是线网型数据（wire）； 3）连续赋值语句不能出现在过程快中（initial/always）； 4）连续赋值语句主要用来对组合逻辑进行建模以及线网数据间进行描述； 5）连续赋值语句产生作用后，赋值表达式中信号的任何变化都将立即被反映到赋值线网型数据的取值上； 过程赋值： 1）语法上，没有关键词“assign”；...
Josh 的学习笔记之 Verilog（Part 3——描述方式和设计层次）
Josh_Gao
04-02 2746
Verilog 语言可以用多种方式来描述硬件，同时，使用这些描述方式又可以在多个抽象层次上设计硬件。这是 Verilog 语言的重要特征。本文主要侧重于阐述 Verilog 语言的描述方法和设计层次。
EDA-用硬件描述语言设计数字电路有什么优势？
MoOtA
06-05 1272
答：
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Ssaty.

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值