计算机组成原理（概论、存储器）

概论（100mins）

冯诺依曼计算机（存储程序）

1. 五大组成部分：运算器、控制器、存储器、输入设备、输出设备
2. 指令和数据以同等的地位保存在存储器中，按地址访问
3. 指令和数据用二进制表示（用高低电平表示1和0，硬件用电信号传递信息）
4. 指令由操作码和地址码（操作数地址）组成
5. 程序存放在存储器中按顺序存放。通常指令是顺序执行的。
6. 早期以运算器为中心，输入输出通过运算器与存储器传输数据。
   现代计算机已经发展为以存储器为中心，io尽量直接和存储器交互

存储器

• 存储器：由存储单元构成。存储字，存储字长（存储字的长度）
  MAR：存储器地址寄存器，存储单元的地址，大小和存储单元的个数有关；MDR：存储器数据寄存器：反映存储字长; 存储体：保存数据和程序。
  MAR和MDR一般放在CPU中

运算器

• 运算器结构：ALU（算术逻辑单元）、ACC（累加器）与X（操作寄存器）为寄存器，保存操作数（ACC也用于保存结果），MQ（乘商寄存器）保存计算后增加的部分。

控制器

• 控制器功能：解释指令、保证指令按序执行
• 基本组成：

1. PC（program counter）程序计数器（用于保存当前将要执行的下一条指令的地址，用于取指令）（保存的是指令地址）
2. IR指令寄存器，存放当前执行的指令（保存的是指令）
3. CU 控制单元
   完成指令过程：取指令（PC）、分析指令(IR)、执行指令(CU)

IO

输入设备：将信息转换成机器能识别的形式
输出设备：将结果转换为人们熟知的形式

Q and A

1. 系统复杂性管理的方法：层次化、模块化、规则性（模块更容易重用）
2. 一条指令在主机上的完成过程：

   • pc将指令地址送给MAR，按照MAR中的地址访问存储器将数据存入MDR，然后将数据，也就是将要执行的指令，取出存入IR
   • CU分析IR中的指令，IR将操作码给CU，并指挥操作。
   • (这里是执行指令，不同指令操作不同）IR中保存操作数的地址，将其传给MAR，按照MAR中的地址访问存储体，得到操作数存入MDR，再将MDR的内容放入运算器。

计算机系统层次结构（五层）

硬件部分：传统机器M1（机器语言）、微程序机器M0（微指令系统）
软件部分：虚拟机器M（操作系统机器！）、虚拟机器M2（汇编语言机器，借助汇编程序）、虚拟机器M3（高级语言机器，借助编译程序）

Q & A

1. 区分编译程序、解释程序、汇编程序

* 计算机性能指标

1. 总容量：存储单元个数 X 存储字长
2. CPU主频

存储器

分类

存储介质分类

磁表面存储器、半导体存储器、光存储器。

按存取方式

1. 存取时间和物理地址无关：随机存储器、只读存储器
2. 存取时间和物理地址有关：顺序存取存储器、直接存取存储器

按照作用分类

存储器的层次化结构

1. 目的：解决大容量、高速度、低价格的矛盾。构造存储体系。
2. 两个核心层次

	cache-主存层次	主存-辅存
速度	接近cache	接近主存
容量	近似主存	近似辅存的容量
价格	近似主存	近似辅存的价格
解决问题	为了解决cpu和主存之间速度差异过大的问题	主要解决主存容量不足，扩充存储容量
连接方法	硬件连接	软硬件相结合

虚拟存储器：主存和辅存构成，虚地址逻辑地址

主存的基本组成

1. 主要由由存储体、MAR、MDR三部分构成
2. 存储单元的分配

• 大端大尾方式：数据的高位放在低地址，高位所在的地址是存储地址
• 小端、小尾：数据的地位放在低地址，低位所在的地址是存储地址

3. 与CPU的连接：

• 数据总线连接MDR，双向数据传输
• 地址总线连接MAR，单向，cpu->主存
• 控制总线：读、写信号，单向

存储器介绍

SRAM

双稳态触发器存储信息
非破坏性读出，原状态保存。
存取速度快，但集成度较低，功耗较大，用于组成cache

DRAM

电容中的电荷表示1与0，有电为1，无电为0
易集成、价位低、容量大、功耗低，但存储速度慢
刷新问题
原因：因为电容电荷维持时间不长，所以每隔一段时间DRAM必须刷新来保存数据

常用存储器对比

	类型	读写	访问方式	数据持久性	应用
SRAM	随机访问存储器	可读可写	随机访问	断电后数据丢失	组成cache
DRAM		可读可写	随机访问	断电后数据丢失	组成大容量主存

存储器的扩展*

cache

虚拟存储器