《计算机原理与系统结构》学习系列——计算机的算数运算（下）

最新推荐文章于 2024-11-05 15:26:40 发布

K3njuan

最新推荐文章于 2024-11-05 15:26:40 发布

阅读量1.1k

点赞数 31

分类专栏：计算机原理学习文章标签：学习

本文链接：https://blog.csdn.net/Kenjuan/article/details/142705596

版权

10 篇文章 0 订阅

订阅专栏

浮点数的表示和运算

为了表示非整数实数，现在的计算机广泛采用小数点浮动的浮点数，以-0.75为例子，首先转化为二进制实数，然后将二进制实数表示为以2为基数的科学计数法，这个过程称为规格化

这时候得到三个重要信息：1.实数的正负 2.小数点右边的尾数 3. 2的指数

IEEE754规定，单精度浮点数大小为32位，其中最高1位是符号位（sign），随后8位是指数域（exponent），剩下全部表示尾数（fraction）

一般浮点数表达形式：

F 为小数域的值， E 为指数域的值

8位指数可以表示0~255共256个自然数，但是只有1~254表示真正的浮点数，为了方便比较大小，浮点数的指数域采用一种类似于移码的表示方法，即1（0000 0001）~254（1111 1110）分别对应-126~+127，也就是说，算出真正阶数指数后，还要加上127的偏阶

故浮点数表达形式也可写成

运算步骤

对单精度，指数高于+127为上溢，低于-126为下溢

IEEE定义了多种舍入控制策略

多存储几个位（舍入、保护、粘贴）
- 保护位：在浮点数中间计算中，在右边多保留的两位以上的首位，用于提高传入精度
- 舍入位：在右边多保留的两位中的第二位，使浮点中间结果满足浮点格式，得到最接近的数
- 粘贴：末位始终为1，或末位为0舍1入
可以选择不同的舍入模式
允许程序员微调计算中的行为
不是所有的硬件都实现了IEEE754的舍入策略
- 大部分语言和类库只是使用了缺省的策略
是硬件复杂度、效率和市场需求的折衷

运算步骤

浮点数使用协处理器
- 通过ISA相连的协处理器
独立的浮点寄存器
- 32个单精度: $f0, $f1, … $f31
- 配对为双精度: $f0/$f1, $f2/$f3, …
  - Release 2 of MIPs ISA supports 32 × 64-bit FP reg’s
浮点指令只操作浮点寄存器
- 程序通常不会在浮点寄存器上进行整数操作，或在整数寄存器上进行浮点操作
- 因此可以提供更多的寄存器，而不影响指令的长度
浮点数读取、存储指令
- lwc1, ldc1, swc1, sdc1
- e.g. ldc1 $f8, 32($sp)
单精度
- add.s, sub.s, mul.s, div.s
- e.g. add.s $f0, $f1, $f6
双精度
- add.d, sub.d, mul.d, div.d
- e.g. mul.d $f4, $f4, $f6
比较
- c.xx.s, c.xx.d (xx is eq, lt, le, …)
- Sets or clears FP condition-code bit
  - e.g. c.lt.s $f3, $f4
分支
- bclt, bclf
- e.g. bc1t TargetLabel