数字电路与逻辑电路（学习笔记（一））upupup

数制

1. 正数的补码就是原码本身，负数的补码就是除符号位以外全部取反再加1。
2. 二进制运算需要用补码进行（将减法变为加法）。
   
3. 两个异号数相加绝对不会溢出，同号数相加可能会溢出。如果加数的符号相同，而和的符号与加数符号不同，则有加法溢出（减法（同理）：通过检查被减数和取补后减数的符号，可以判断是否溢出）。
   
4. 进制转换
   

常用的门电路

• 与门
  
• 或门
  
• 非门
  
• 与非门
  
• 或非门
  
• 异或门
  
  
• 传输门（当EN为高态，EN_L为低态时，A与B连接。反之，A与B断开。）
  
• 三态缓冲器（当EN为低态时，输出为高阻态。当EN为高态时，OUT = A。）
  

组合逻辑设计原理

• 解决问题的基本方法（1.真值表法 2.开关代数法 3.假设法）

• 开关代数定理
  

• 表达式求反：通过交换 + 和 ·，对所有未求反的变量求反，对求反的变量去反。

• 对偶性原理：对开关代数的任何定理或恒等式，若交换所有的0和1以及 + 和 · ，结果仍正确（F₁=F₂ <=> F₁^D = F₂^D）。

• 逻辑表达式的对偶式：F的对偶式F^D是同样的表达式，只是进行了 + 和 · 的相互交换而已。
  

• 逻辑函数表达的基本形式
  （1）真值表
  （2）乘积项（W·X·Y）
  （3）积之和 （sum-of-products expression）（W·X·Y+W·X’·Y）
  （4）和之积 （product-of-sum expression）((X+Y+Z)·(W+X+Y))
  （5）标准项 （nomral term） 是一个乘积项或求和项，其中每个变量只能出现一次。（W·X·Y·Z）
  （6）n变量最小项（mintrem）是具有n个文字的标准乘积项。（W·X·Y·Z 、W’·X·Y·Z’）
  （7）n变量最大项 (maxterm) 是具有n个文字的标准求和项。 (W+X+Y+Z、W+X’+Y’+Z)

最小项：若i的某位二进制为0，则相应的变量取反；否则不取反。
最大项：若i的某位二进制为0，则相应的变量不取反；否则取反。

一个逻辑函数的标准和（canonical sum）是使函数输出为1的真值表行（输入组合）所对应的最小项之和。而一个逻辑函数的标准积（canonical product）是使函数输出为0的输入组合所对应的最大项之积。（如图）

该图所示的逻辑函数的标准和为

该图所示的逻辑函数的标准积为

卡诺图（Karnugh map）

是逻辑函数真值表的图形表示。

• 一个n输入的逻辑函数的卡诺图是一个含有2ⁿ个单元的矩阵图，每个单元代表一个可能的输入组合或最小项。
  

• 用卡诺图求逻辑函数表达式（全起2ⁱ个“1”单元的矩形集，矩形的定义包括图的边缘）。
  卡诺圈越大表达式越简单，卡诺圈越小表达式越复杂。
  

• 利用卡诺图最小化表达式（找到最大的卡诺圈 ：求最简单的与项（质蕴涵项））。
  例子：F=XYZ+XY (XY是质蕴涵项，XYZ不是）

  完全和：逻辑函数的所有质蕴涵项之和（完全和不总是最小和）。如图：该图有五个质蕴涵项，但 最简表达式只有三个因子。
  
  奇异“1”单元：只被一个最大卡诺圈覆盖的“1”。（上图中，深颜色的“1”就是奇异的“1”）。
  必要质蕴涵项：包含了奇异的“1”，才能是必要的质蕴涵项。
  最小和：所有必要质蕴涵项的和。
  步骤：（1）画出卡诺图（2）尽量画最大卡诺圈（3）找奇异的“1”（4）化简卡诺圈

• 无关项（理论可以，现实是禁止被输入的）
  用“d”来表示，可以把“d”当做1也可以当做0（目的是为了方便化简，把卡诺圈变得更大，但不要单独画个圈给“d”）

定时冒险

电路延迟(ciruit delay)：逻辑电路的瞬态特性(transient behavior)可能与稳态分析（steady-state behavior）得到的不同。

• 静态-1型冒险（static hazard）：是指在对电路功能稳态分析后，期望输出保持良好的稳态1时，电路的输出会产生0尖峰的可能性。

  判断方法：（1）F = X + X’；（2）卡诺图中两个圆相切。

  消除方式：在卡诺圈中增加圆圈，避免相切（F的值不变）。

参考资料：《数字设计原理与实践第四版》以及 百度百科。