- 博客(13)
- 收藏
- 关注
RSS订阅原创 Low Power Design随笔
ASIC/SoC设计中的一个重点，随着工艺制程提高，单位面积的功耗提高的更快，所以低功耗设计是一个大方向，小白在介绍这个方向前强推“IC_learner”博主的低功耗设计入门，讲得很详细，具体到工艺：https://www.cnblogs.com/IClearner/tag/%E4%BD%8E%E5%8A%9F%E8%80%97%E8%AE%BE%E8%AE%A1/后续自己补充设计中学到的一些内...
2019-10-23 14:45:46
796
1
原创 Unix/Linux学习
关于Gvim不小心保留了隐藏文件（.swp）的删除场景：学习VIM过程中编辑的测试文件容易手贱按Ctrl+Z保留成临时文件（正确保存姿势：Shift+ZZ），，此时删除原来保存的临时文本解决：1.Cshell输入ls- a 查看目录中的所有文件；2.中输入 rm -rf .file.txt.swp 清除隐藏文本文件 .file.txt.swp。...
2019-07-13 15:22:35
544
原创 FPGA-PCIe开发
/*Ver. 1.0*/说在前面：在接触PCIe之前学习了点DDR3的理论知识，在Xilinx的V709上跑了一遍例程，自己也例化了MIG核通过控制逻辑实现了简单的DDR3读写数据，这部分内容分享在新浪博客里边，这里就不累赘重述了，此博客单单是总结、记录在接触PCIe后从一只小白到一只菜鸟的进阶过程(难免有些没记录到，希望可以CSDN的博客能支持续编辑)。感谢CC师姐，LH师兄，DM师兄还有实...
2019-05-26 09:02:46
17038
16
原创 PCIe工程中时钟管理模块的CDC路径
/*Ver. 1.0*/最近在看Ally Zhou关于" VIVADO使用误区与进阶"，该文档下载链接：https://wenku.baidu.com/view/450aa92ddd3383c4bb4cd2e9.html，其中的"XDC约束技巧之CDC篇"一章中和现在的PCIe工程的CDC路径很像，所以特意对比了一下文档中的路径和代码中的时钟路径。首先，我们看看文档中对于安全...
2019-05-17 13:38:04
2253
原创 CPU接口-localbus调试
说在前面1：作为CPU接口的一种，localbus相比于PCI、PCIe开发简单很多，只需要完成CPU内存地址与硬件寄存器/RAM地址的映射以及读/写信号，片选信号的时序，此次localbus的开发是硬件侧建立一个localbus工程辅助调试localbus驱动。说在前面2：硬件平台：AX7103；CPU平台：CT-p2020；驱动操作平台：vxworks说在前面3：硬件侧没有...
2019-05-04 16:44:42
8515
原创 DJI电面
记录一下DJI面试的一些问题，过了两轮笔试，在实验室小伙伴的助攻下有有幸“苟活”下来，进入电话面试环节。前天收到邮件说今天下午会安排一个电话面试，提前3-4min接到HR的电话。 1.自我介绍 姓名，专业，研究方向，专业技能，兴趣爱好 2.项目经验 两个项目我都是负责PCIe接口部分，所以重点讲了第一个，給HR介绍了一下项目的应用场景，把项目快介绍完后就进入正题了。 提问部分： ...
2018-08-08 09:56:40
745
2
原创 Perl学习
Perl入门工程想要学习Perl完全是因为好多公司的招聘要求，熟悉Perl或Tcl脚本语言，所以这个月初开始接触Perl，一本书“Perl语言入门_中文版_第六版.pdf”（或英文版“Learing Perl 6th Edition”）以及播布客的“Perl语言视频教程”，就这样启程。 目标： Perl输入最简单的“Hello World！” 准备工作： WIN64环境下，官网下载Ac...
2018-08-08 09:51:37
3178
原创 FPGA名词相关Ⅱ
接着博客“FPGA名词相关Ⅰ”，零星地总结一些关于FPGA的名词。1.FPGA内部资源2.FPGA功耗3.8B/10B编码1.FPGA内部资源FPGA内部资源有7类：可编程输入输出单元（IOB）、可配置逻辑单元（CLB）、时钟管理单元、丰富的布线资源、嵌入式RAM（BRAM）、底层内嵌功能单元和内嵌专用硬核。 可编程输入输出单元（IOB）芯片与外部电路的接...
2018-07-26 09:30:25
846
原创 Vivado工程时序违背
此篇博客在于记录vivado中报时序出错，尝试找方法改善、消除此问题。下面就工程中遇到的情况进行总结（持续更新）：昨晚网上找到"vivado时序问题分析"（链接：https://wenku.baidu.com/view/e31e471a783e0912a2162ab3.html）文档，提及造成时序问题的成因有：1）约束不完整-70%；2）路径过长-20%；3）逻辑过深-5%；4）不...
2018-07-14 10:44:33
14754
2
原创 开发者工具找回密码
最讨厌的就是记密码了，所以以前我的密码只有一个for all account，直到有一天新浪微博强行要我换密码，再到有一天，申请华为账号，告知我密码必须字母+数字+特殊字符，，原密码不通过，不得已联想了一个新密码，可是自己老忘记，不过好在刚刚get了一项新技能，可以知道自己的密码。 下面以菊厂为例三步找回被遗忘的密码。 1.打开菊厂官网，login时由于...
2018-07-12 15:23:24
5643
3
原创 FPGA乘法器原理（二进制数/浮点数）
两个二进制数相乘的计算见下图1： 图1：二进制数相乘 实质是根据被乘数（1011_1011）根据乘数（1101）进行移位相加，具体来说，data_out[11:0] = 1011_1011<<3 + 1...
2018-07-10 11:42:45
8124
原创 FPGA名词相关Ⅰ
有想法把最近看到关于FPGA相关的（名词）概念做个总结，解释内容主要来自其他博客，我只加部分个人理解，做个拾荒者，捡其重点，作为摘录，文末罗列参考资料。1、异步复位、同步释放 1.1.解释 同步复位：需要时钟参与，一般只有时钟上升沿到来复位信号才有效； 异步复位：不需要时钟参与，只要复位信号一有效就立即进行复位操作； ...
2018-06-08 19:30:34
1162
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人