CPU接口-localbus调试

最新推荐文章于 2023-12-13 17:25:29 发布

Shaliew

最新推荐文章于 2023-12-13 17:25:29 发布

阅读量8.2k

点赞数

分类专栏： FPGA 文章标签： localbus

本文链接：https://blog.csdn.net/LWF729882492/article/details/84636901

版权

本文详述了在CPU接口中调试Localbus的过程，包括硬件环境搭建、理论介绍、调试历程及总结。在调试过程中，针对读写信号、片选信号的时序进行了深入探讨，解决了读使能信号干扰CPU启动的问题，最终实现Localbus的正常工作。此外，还涉及了中断系统的调试，明确了外部中断irq1的低电平有效特性。

摘要由CSDN通过智能技术生成

说在前面1：

作为CPU接口的一种，localbus相比于PCI、PCIe开发简单很多，只需要完成CPU内存地址与硬件寄存器/RAM地址的映射以及读/写信号，片选信号的时序，此次localbus的开发是硬件侧建立一个localbus工程辅助调试localbus驱动。

说在前面2：

硬件平台：AX7103；CPU平台：CT-p2020；驱动操作平台：vxworks

说在前面3：

硬件侧没有开发板与p2020 localbus的50pins直接相对接，而驱动侧需要开发、测试localbus驱动，因此需要创造调试环境，利用AX7103开发板的68个引脚，将localbus总线相关的关键引脚（37pins=16pins_addr+16pins_data+3pins_csn+1pin_oen+1pin_wen）以及中断信号定义到EX_IO1和EX_IO2上，再根据p2020原理图与接插件J5、J4相匹配，调试环境如下图1所示（略丑，只做原型功能验证）。图示J5为p2020接插件（localbus总线相关信号）；J4为p2020接插件（硬线中断、GND信号）；EX_IO1为localbus总线地址、片选和读写使能管脚；EX_IO2为数据、中断管脚。注意：两块开发板的电平标准要一致，否则不能通过杜邦线直连；另外建议两块开发板杜邦线共地相连。

理论简介：

关于localbus的简介网上有参考价值的就是这个链接：https://wenku.baidu.com/view/aeca83593b3567ec102d8a80.html?from=search 因为局部总线简单，也没有什么可介绍的，理论部分就见链接，我这里就附上关键信号的读写时序图，如下图2，图3所示。同样的localbus接口在不同的CPU处理器地址和数据位宽不一致，信号也会有一些不一致，具体来说：BM3803中地址数据线未复用，数据位宽32bit（双字操作）；p2020中数据线LAD复用（通过LALE信号锁存高11bit的地址，如果只用16bit的地址时