ARM汇编指令之逻辑运算与或非异或指令的使用

弱鸡在进步

已于 2023-07-31 23:37:45 修改

阅读量645

点赞数

分类专栏： # ARM微机原理一些activity 文章标签： arm开发

于 2023-07-31 23:23:26 首次发布

本文链接：https://blog.csdn.net/M_1308347688/article/details/132032316

版权

ARM微机原理一些activity 专栏收录该内容

5 篇文章

订阅专栏

一、是什么？

逻辑与和或和异或和位清除和或非
语法:
op{S}{cond} Rd,Rn,Operand2
op:
AND 逻辑与
ORR 逻辑或
EOR 逻辑异或
BIC 逻辑与非
ORN 逻辑或非
S:
cond:
Rd:目标寄存器
Rn:存放第一个操作数的寄存器
Operand2
在这里插入图片描述

二、使用步骤

1.引入库

代码如下（示例）：
ADD 逻辑与
在这里插入图片描述

Reset_Handler    PROC
                 EXPORT  Reset_Handler             [WEAK]
     IMPORT  __main
     IMPORT  SystemInit
	MOV R1,#0x401
	AND R0,R1,#0x400
	LDR R0,= Reset_Handler
	LDR     R0, =SystemInit
	BLX     R0
	LDR     R0, =__main
	BX      R0
	ENDP

在这里插入图片描述

ORR逻辑或:
在这里插入图片描述

Reset_Handler    PROC
                 EXPORT  Reset_Handler             [WEAK]
     IMPORT  __main
     IMPORT  SystemInit
	
	MOV R1,#0x401
	AND R0,R1,#0x400
	
	MOV R2,R1,LSR #8
	ORR R3,R2,R0     ; 0x404

在这里插入图片描述
BIC逻辑非:

Reset_Handler    PROC
                 EXPORT  Reset_Handler             [WEAK]
     IMPORT  __main
     IMPORT  SystemInit
	
	MOV R1,#0x401
	AND R0,R1,#0x400
	
	MOV R2,R1,LSR #8
	ORR R3,R2,R0     ; 0x404
	
	BIC R3,R3,#0x400
	
	LDR R0,= Reset_Handler
	LDR     R0, =SystemInit
	BLX     R0
	LDR     R0, =__main
	BX      R0
	ENDP

在这里插入图片描述
EOR异或:

MOV R1,#0x401
AND R0,R1,#0x400

MOV R2,R1,LSR #8
ORR R3,R2,R0     ; 0x404

BIC R3,R3,#0x400  ;0x04

EOR R3,R3,#0xff

在这里插入图片描述