基于 SoC 的卷积神经网络车牌识别系统设计（6-3）数字 IC 设计工程师项目复盘：关于项目的 48 条心得

引言

        本文主要总结了数字 IC 设计工程师项目中，通过总结复盘的 48 条心得。基于这 48 条心得，希望能够帮助各位数字 IC 设计工程师缩短探索时间、减少设计弯路、提高设计能力、斩获大厂高薪！

---

一、关于项目的 48 条心得

1. 一开始设置为工业等级为 1，而其实这块 FPGA 开发板的工业等级是 2，这样就导致它的时序和性能不太好，发热严重（改回去之后就好多了），这一点还是需要非常注意的；
2. 由于开发板是差分时钟，所以每次 BD 重新生成之后都要自己在顶层写个差分原语，心累，希望能够设计一个 Script 脚本；
3. 搭建 BD 的时候哦，AXI4-Interconnect 的时钟域是最大的问题；
4. DDR3 的 mig_7series_0 地址显示不出来，就是在 .hdf 中没有关于 CPU 的地址映射