基于 RISC-V SoC 的可配置 FFT 系统设计（12）RISC-V SoC 软硬件协同仿真验证

已于 2022-06-24 21:10:27 修改
阅读量1.2k 收藏 5
点赞数
分类专栏： 3 专栏革新中，禁止订阅！！！ 文章标签： RISC-V UVM SoC MATLAB Python
于 2022-01-16 15:01:31 首次发布
原创文章，版权保护，未经允许，禁止抄袭，如有疑问，欢迎咨询。
本文链接：https://blog.csdn.net/MicroTalent12/article/details/122515782
版权
本项目通过软硬件协同仿真验证RISC-V SoC上的FFT系统设计。使用MATLAB产生信号模型，Vivado进行硬件仿真，VS2019和Python进行数据对比，确保设计的正确性。MATLAB和VS2019的FFT输出与硬件系统仿真结果一致，验证成功。
摘要由CSDN通过智能技术生成

引言

        本项目基于软硬件协同仿真验证的理念思维，针对稀疏多音信号，以 MATLAB 采样的数据与处理的结果，作为本次实验的基准数据。对于 C 软件程序设计功能的正确性，可以通过 Visual Studio 2019 软件编程工具来验证。对于 RISC-V FFT 硬件系统设计功能的正确性与可行性，是通过 Vivado 2019.1 集成开发工具来的仿真结果来验证的。

一、验证平台的搭建

        首先，针对本次基于 RISC-V SoC 的 FFT 设计的方案，构造如下所示的通用验证平台（Universal Verification Methodology，UVM）。该平台涵盖了从软硬件设计实现到软硬件仿真验证的整体开发流程，是本次较为理想的、较为全面的验证方案。

简单的
了解本专栏 订阅专栏 解锁全文
新芯设计
关注
专栏目录
订阅专栏
基于 RISC-V SoC 的可配置 FFT 系统设计（1）引言
新芯设计的博客
01-15 2213
这是一个集成了 RISC-V、SoC、FPGA、Verilog、MATLAB、Python、C/C++、嵌入式系统、FFT 通信算法、交叉编译环境、软硬件协同设计等等的一个具有创新性的工程。主要的核心设计是 RISC-V 专用 CPU 的设计、FFT 嵌入式 C 的设计、以及 FPGA SoC 的设计。次要的专业技能是 RISC-V 交叉编译技术、软硬件协同验证、基于 RISC-V CPU 指令集的仿真验证环境的搭建思路、FFT 通信算法的理论掌握与代码实现。
基于 RISC-V SoC 的可配置 FFT 系统设计（10）1024 点 FFT 程序的交叉编译
新芯设计的博客
01-15 451
这是一个集成了 RISC-V、SoC、FPGA、Verilog、MATLAB、Python、C/C++、嵌入式系统、FFT 通信算法、交叉编译环境、软硬件协同设计等等的一个具有创新性的工程。主要的核心设计是 RISC-V 专用 CPU 的设计、FFT 嵌入式 C 的设计、以及 FPGA SoC 的设计。次要的专业技能是 RISC-V 交叉编译技术、软硬件协同验证、基于 RISC-V CPU 指令集的仿真验证环境的搭建思路、FFT 通信算法的理论掌握与代码实现。...
SoC软硬件协同验证中的软件仿真
03-23
SoC软硬件协同验证中的软件仿真 摘要：介绍SoC(片上系统)软硬件协同验证中的软件仿真，给出验证uART(通用异步收发器)硬件接口的应用程序范例。利用GNU工具链开发SoC软硬件协同验证中的应用程序，并利用仿真器进行软件仿真，仿真结果正确。可以根据处理器的类型对GNU工具链进行配置，使开发流程适合所 有GNu支持的处理器，方法具有一般性。根据开发者的具体需要，开发soc芯片的应用程序用于软硬件协同验证。
笔记：soc最小系统（软硬件协同仿真）--插桩&hello
qq_43029779的博客
05-04 2602
笔记：soc最小系统（软硬件协同仿真）–插桩&hello 0.环境配置：quartus2 15.0+Modelsim10.4+keil5 1.插桩 功能：在完成最小系统的设计后，简单测试数据是否能够写入寄存器，以及uart能否打印hello 实现：先在keil和quartus2分别设计好软硬件工程，再将keil产生的bin/hex文件读到最小系统的sram中，最后通过Modelsim仿真查看波形与打印字符。 1.1 soc最小系统架构连接解析 下图是一个soc系统的结构图，我们即将按照这个架构连接s
RISCV Debug Module功能解读
最新发布
m0_69658078的博客
08-14 151
比如数据（debug opertion）是从芯片外部的Debug Host经过Debug Transport流向RISCV芯片的，芯片暴露给外部的接口是JTAG（也可以是cJTAG或APB），而Debug Module可以理解为一个中转站，用来把JTAG过来的低级的信号转换成高级的debug操作，如读写寄存器，访问内存，设置断点等，最终的目的是访问＆控制RISCV Core。最近做的项目里有RISCV相关的IP，笔者主要负责Debug Module相关的验证工作。
【DVCon-US-2020】以接口为中心的软硬件协同SoC验证仿真加速
MangoPapa
12-15 1813
本文提出了一种以接口为中心的、基于事务级的UVM加速方案，来加速SoC验证，仿真速度提升了30多倍。
软硬件协同仿真——硬件加速
u010170039的博客
04-23 4596
#软硬件协同仿真——硬件加速 软硬件协同仿真——硬件加速1. 仿真验证方法1.1 软件仿真(Software Simulation)1.2 协同模拟 (Co-Simulation)1.3 协同仿真 (Co-Emulation)1.4 三种仿真技术对比2. 硬件加速实现方法2.1 专用硬件Emulator2.2 硬件加速方式2.3 硬件加速实现方法 参考： 王宏伟,孙宇明,李铀,唐柳. 一种软件联合FPGA硬件仿真加速系统设计[C]//.2020中国航空工业技术装备工程协会年会论文集.[出版者不详],202
嵌入式系统芯片的软硬件协同仿真环境设计
07-25
针对嵌入式系统芯片SoC开发验证阶段的需求，介绍了一种通用的SoC软硬件协同仿真平台。软件仿真由C/C++和汇编语言编写，硬件仿真基于VMM验证方法学所搭建，SoC设计代码由RTL代码编写而成。
isca2017_papers笔记： Stream-Dataflow Acceleration
张宇超比我还懒
11-28 5347
isca2017_papers笔记： Stream-Dataflow Acceleration
嵌入式FPGA(现场可编程门阵列）面试题及参考答案
大模型大数据攻城狮的专栏
08-05 238
每个输入组合对应一个输出值，这样当特定的输入信号组合出现时，LUT可以直接提供一个预定义的输出值，而不需要复杂的逻辑运算。FPGA是一种可编程的硬件设备，其核心工作原理是通过将逻辑电路的配置数据写入到内部的配置存储器中，从而改变FPGA的电路结构，实现特定的功能。FPGA的功耗优化是指在设计过程中采取一系列措施来减少FPGA的静态和动态功耗，以满足嵌入式系统对能耗的严格要求。FPGA的设计灵活性使其能够适应从简单逻辑到复杂系统的广泛需求，而且可以在不影响硬件的情况下进行设计更改，大大缩短了产品开发周期。
单片机应用编程技巧---MCU专家答网友问
热门推荐
正在登陆
02-16 1万+
单片机应用编程技巧Holtek MCU专家--邓宏杰答网友问（转自电子工程专辑网站）1.    C语言和汇编语言在开发单片机时各有哪些优缺点？答：汇编语言是一种用文字助记符来表示机器指令的符号语言，是最接近机器码的一种语言。其主要优点是占用资源少、程序执行效率高。但是不同的CPU，其汇编语言可能有所差异，所以不易移植。 C语言是一种结构化的高级语言。其优点是可读性好，移植容易，是普遍使用的一种计算
软硬件协同仿真加速——OpenMP
MambaLZ的博客
05-19 1493
一、什么是OpenMP 二、OpenMP的使用 1、获取本机的线程数 代码 #include<omp.h> #include<iostream> int main() { std::cout << "parallel begin:\n"; #pragma omp parallel { std::cout << omp_get_thread_num() << std::endl;
SoC嵌入式软件架构设计之二：内存管理单元的软、硬件协同设计
eagle11235的博客
12-29 886
软硬件整合一直是SOC芯片设计的核心技术，由系统软件架构师和芯片系统设计人员共同评估、设计SOC的各个模块，以性能、成本、软件编程灵活性、软件扩展性等作为考量依据，决定模块哪些流程可以软件硬化，哪些环节可以硬件软化。本文是软硬件整合的教科书式的经典案例！ 以此文祝福所有父亲节日快乐，我们所有的努力也是为了让我们的父母亲和我们的子女生活得更好。 引子 程序的
基于UVM验证RISC-V处理器-黄金预测模型和配置层
路科验证
04-17 3769
​ rockeric.com 译者喵注： 这篇文章大致可以分成两个部分： 第一部分叙述了RISC-V指令集架构的灵活性，指出此指令集依靠其基本指令集及多种扩展指令集的组合，可以实现几十种RISC-V处理器核，常规的验证流程已不可用，顺势提出Codasip公司的自动化设计流程，高度的自动化流程省时省力，同时设计灵活的配置层应对RISC-V的灵活性，致力于覆盖RISC-V处理器的所有组合。 ...
基于 RISC-V SoC 的可配置 FFT 系统设计（9）RISC-V 交叉编译的功能验证
新芯设计的博客
01-15 1090
基于 RISC-V 交叉编译的环境搭建完成之后，对于其中的编译工具功能的正确性以及软件开发环境的可行性，可以通过以下两种方式来加以验证。
基于 RISC-V SoC 的 1024 点 FFT 设计（10-02-03）RISC-V 指令集架构相关概述
新芯设计的博客
02-11 1150
芯片原厂必学课程 - 第 10 篇章 - 03 基于 RISC-V SoC 的 1024 点 FFT 设计
基于 RISC-V SoC 的 1024 点 FFT 设计（10-02-07）RISC-V 交叉编译的环境搭建
新芯设计的博客
02-14 1012
芯片原厂必学课程 - 第 10 篇章 - 03 基于 RISC-V SoC 的 1024 点 FFT 设计
基于 RISC-V SoC 的 1024 点 FFT 设计（10-02-05）1024 点 FFT 的 RISC-V SoC 整体架构
新芯设计的博客
02-12 1740
芯片原厂必学课程 - 第 10 篇章 - 03 基于 RISC-V SoC 的 1024 点 FFT 设计
基于 RISC-V SoC 的可配置 FFT 系统设计（5）高性能 RISC-V 内核的硬件设计
新芯设计的博客
01-15 2083
对于 FFT 系统，其 RISC-V 内核的设计决定了整个系统的功能，其 RISC-V 内核的性能也决定了整个系统的性能。本次设计就是按照如下的 RISC-V CPU 的硬件架构设计图来实现的。
risc-v uvm
10-23
RISC-V是一种开源的指令集架构，UVM是一种基于SystemVerilog的通用验证方法学。 RISC-V指令集架构是由加州大学伯克利分校开发的，是一种开源、精简、可扩展的指令集架构。它被广泛应用于各种处理器设计，包括嵌入式处理器、高性能计算器、系统级处理器等。RISC-V的设计理念是简化指令集，使设计者可以根据需求进行自定义扩展。 而UVM是一种通用验证方法学，提供了一套验证的框架和方法。它基于SystemVerilog语言，并结合了面向对象编程的思想，可以方便地实现模块化、可重用的验证环境。UVM提供了许多验证组件，如验证测试台、验证环境、事务级建模等，可以帮助验证工程师更有效地开展验证工作。 将RISC-V与UVM结合使用，可以方便地进行RISC-V处理器的验证工作。验证工程师可以使用UVM的框架和方法，快速构建出验证环境，包括生成有效测试用例、监控和分析处理器的行为等。此外，UVM还提供了丰富的功能和测试用例集合，可以帮助验证工程师覆盖更多的验证场景。 使用RISC-V与UVM，可以有效地验证处理器的正确性、性能和可靠性。同时，由于RISC-V是一种开源架构，验证工程师可以根据实际需求进行自定义扩展，更灵活地适应不同的项目需求。总之，RISC-V与UVM的结合可以提高处理器验证工程师的工作效率，降低验证的成本，推动RISC-V的广泛应用和发展。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

新芯设计

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值