sr_shirui-CSDN博客

原创 SoC实战项目：温湿度传感通过AMBA总线传输数据并给UART打印

基于 AMBA 总线协议来实现的，主要实现的功能是 APB 外接 DHT11 温度传感器，在 LED 数码管上通过按键切换显示温度值/湿度值，并且每 5 秒通过 UART 在上位机 PC 实时显示。主要的架构如下图所示，ARM 处理器和 SRAM 挂载在 AHB 总线上，而 UART、RTC、DHT11、按键以及数码管则挂载在 APB 总线上。。考核点：1）硬件访问 DHT11 2）UART 输出打印.........

2022-07-05 11:25:33 1331 4

原创笔记：FPGA上实现最小soc系统

笔记：FPGA上实现最小soc系统软件：quartus2+keil，硬件：JTAG/SW，usb转ttl，fpga下载线，10M50DAF484C7G — fpga max10系列1.fpga硬件设计1.1 debug可能出现的问题1.2 pin脚连接1.3 tcl文件1.4 soc电路设计下载到fpga2.软件调试基于上篇文章min_soc系统软硬件协同仿真，这次我们来把bit流下载到fpga上，让fpga的uart串口打印出hello1.fpga硬件设计1.1 debug可能出现的问

2022-05-12 14:53:04 1757 3

原创笔记：soc最小系统（软硬件协同仿真）--插桩&hello

笔记：soc最小系统（软硬件协同仿真）–插桩&hello0.环境配置：quartus2 15.0+Modelsim10.4+keil51.插桩功能：在完成最小系统的设计后，简单测试数据是否能够写入寄存器，以及uart能否打印hello实现：先在keil和quartus2分别设计好软硬件工程，再将keil产生的bin/hex文件读到最小系统的sram中，最后通过Modelsim仿真查看波形与打印字符。1.1 soc最小系统架构连接解析下图是一个soc系统的结构图，我们即将按照这个架构连接s

2022-05-04 14:37:55 2300 24

原创项目：AHB接口的特定传输操作MASTER模块

AHB接口的特定传输操作MASTER模块//题目1：AHB接口的模拟MASTER模块//设计内容：//针对给定的AMBA AHB SRAM Slave接口模块，设计特定传输操作的Master模块//设计指标：//AMBA AHB2.0 接口//32bit 数据位宽//先写入数据，后读出数据确认//传输要求1：0x0 ‐> 0x8, INCR//传输要求2：0x10‐> ？, INCR4//传输要求2：0x28‐> ？, WRAP8//实验内容：//完成RTL设计/

2022-05-04 09:33:27 3310 2

原创实习：IC测试&DSP内存储验证(任务简述)

记IC测试&验证实习 2020.11.13 - 2021.1.22虽然过去挺久了hhh但感觉实习学到写东西可以整理一下。实习部分大概分为两部分吧：测试（7天搬砖）& 验证部分（1个多月自由学习）1.芯片测试----（成型的芯片）概述：bist通信测试+电压/温度测试1.1 任务1：通过外部接口读写写DIFIFO寄存器，控制REQCR / REQSR寄存器触发总线桥发起AHB请求 ------读写bist寄存器以完成bist通信测试，通过读取返回的数据判断通信测试是否成功。1.

2022-01-21 22:54:27 1178

原创项目：机器学习+FLD分类+python图像处理mnist数据集

**机器学习**以mnist数据集实现Fisher Linear Discriminant(FLD)的分类以及降维功能任务一如下所示以下任务是teacher qizhi 's requirethanks teacher for give me a clear concept in machine learningfrom mnist import MNISTimport matplotlib.pyplot as pltimport numpy as npimport random

2022-01-20 15:10:10 2028

原创项目：心肺复苏按压仪+沁恒赤兔ch32v307+嵌入式开发

本项目基于沁恒赤兔ch32v307vct6开发板，项目实现：lcd屏幕显示、心电传感器控制压力传感器模块HX711与读取数据，CH9141蓝牙传输串口通信蓝牙app设计心电图显示等、环形fifo缓存、lc298n继电器控制电机等......

2022-08-25 20:23:12 12805 8

原创 APB接口的24小时钟表计数器

APB接口的24小时计数器//2022-3-19 soc设计//APB接口的钟表计数器模块//题目1：APB接口的模6计数器/模10计数器模块// 设计内容：//APB2.0 接口//支持异步复位（低电平有效）//支持软件同步复位（高电平有效）//支持计数暂停（高电平有效）//钟表计数器的显示按照每秒更新//钟表计数器按照24小时循环计数// 实验内容：//完成RTL设计//完成TESTBENCH设计//完成FPGA演示1.hour24_counter.v是带有 APB 接口2

2022-03-23 15:54:24 1271

原创 2021华为杯数学建模+C大数据题+抗乳腺癌药物+机器学习

2021华为杯数学建模C题抗癌药物分子描述符

2022-02-12 14:41:03 3646

原创笔记：verilogHDL学习笔记2--组合逻辑与时序逻辑

verilogHDL学习笔记2–组合逻辑与时序逻辑1.wire 和 regreg：寄存器类型，通常是对存储单元的描述，在下一个触发机制到来之前保留原值，用always描述wire：线网型类型，相当于实际的连接线，变量的值随时发生变化，用assign连接（多条assign的赋值语句之间互相独立，并行执行）2.always语句always @(敏感事件)begin 程序语句 end例子：always @(a or b or d or sel)begin if(sel==0) c

2022-02-11 11:38:15 3901

原创数字IC四大岗位分析

数字IC四大岗位分析1.岗位与技能2.设计流程以及各步骤3.工程师进阶流程4.需求数量工作时间1.四大岗位与技能要求数字前端工程师：读写文档（function sspec \ design spec）、coding (verilog\c c++\RTL\SOC)、协议、debug、support数字验证工程师：读写文档（verification \ spec \ test plan）、coding 验证平台(systemverilog\UVM、c c++\SOC、perl\makefile\

2022-02-10 09:48:43 11270

原创笔记：FPGA与VHDL语言学习4

FPGA与VHDL语言学习4目录1.《自动售货机控制器设计》，输入程序代码，对代码进行编译，试用Assignments→Assignment Editor进行I/O引脚锁定，重新编译2.《信号发生器设计》，输入程序代码，对代码进行编译，试用Assignments→Assignment Editor进行I/O引脚锁定，重新编译3.DDS正弦信号发生器（可以通过网络查找相关DDS的技术信息），参照图7-49，用图形方式连接电路1.参考FPGA与VHDL语言实验指导书中的实验五《自动售货机控制器设计》

2022-02-06 22:15:40 1738

原创笔记：FPGA与VHDL语言学习3

FPGA与VHDL语言学习3目录1. LPM_RAM的设置和调用方法，设计一个LPM_RAM2. 简易正弦信号发生器（这里要使用的 data7X8 .mif 文件），要求用LPM设计一个七位计数器及对应的LPM_ROM3. 《桶型移位寄存器设计》4. 有符号数与无符号数比较器设计1.参考PPT第七章第三节的LPM_RAM的设置和调用方法，参照图7-13至7-18，设计一个LPM_RAM，参照图7-19（这里要使用的 data7X8 .mif 文件，参照图7-10，使用File→New→Memo

2022-02-06 22:02:46 1374

原创笔记：FPGA与VHDL语言学习2

FPGA与VHDL语言学习2目录1. 7位2进制计数器程序，要求计算器从0开始计数，计数到59（十进制的59，看到的是二进制数）后归零，重新循环计数2. 2位十进制计数器程序，要求计数器从00开始计数，计数到53（十进制的53，看到的是十进制数53）后归零，重新循环计数，进行仿真测试3. 2位十进制计数器程序，要求计数器从00开始计数，计数到83后归零，重新循环计数，进行仿真测试4. 半整数与奇数分频器设计1、参考PPT第五章第二节的4位2进制计数器程序，设计一个7位2进制计数器程序，要求计算器

2022-02-06 20:39:11 1949

原创笔记：FPGA与VHDL语言学习1

FPGA与VHDL语言学习1目录1.EDA,fpga,asic2.CPLD与FPGA3.设计一个三选一FPGA程序4.使用由半加器与全加器程序生成一个f_adder全加器图形模块。试用4个f_adder模块组成一个4位全加器。5.4～16译码器6.设计乘法器1.EDA技术与ASIC设计和FPGA开发有什么关系？什么是综合？有哪些类型？综合在电子设计自动化中的地位是什么？答：EDA是一门专业学科技术，ASIC是EDA中要实现电路，而FPGA是器件。综合：将用行为和功能层次表达的电子系统转换

2022-02-06 20:23:08 2192

原创笔记：verilogHDL学习笔记1

verilogHDL学习笔记1笔记目录1.FPGA与单片机区别2.FPGA的基本结构3.FPGA数据存储以及配置方式4.FPGA开发流程&数字芯片开发流程5.代码综合6.模块结构7.信号类型1.FPGA与单片机区别FPGA：（a）是一种微处理器，类似于电脑的 CPU，一般是基于哈佛总线结构或者冯·诺依曼结构；(b)FPGA 的结构是查找表，它的结构比较复杂，相对应的它可以实现的功能也很强大；©应用于通信接口设计、数字信号处理、ASIC 的原型验证；等比较高端的场合；（d）效率

2022-02-06 19:59:39 430

原创项目：基于yolov5的舰船检测+pycharm+机器学习+图像检测

基于yolov5的海洋目标检测

2022-01-24 16:22:44 7139 6

电子信息工程&微电子常识复习

1.数字信号处理：数字信号特性，Z变换，S平面变换，DFT/DTFT，频谱混叠，截断效应，栅栏效应，数字滤波器 2.信号与系统：傅里叶变换 3.数字电路：反演律、卡诺图、OC OD 三态门、常见组合时序逻辑、竞争与冒险、TTL与CMOS、进制与编码、触发器JK/D/T/RS、计数器，存储器分类 4.模拟电路：二极管三极管、PN结、场效应管输入特性曲线 5.通信原理：各类定义，平稳随机过程，噪声，信道，模拟调制、调频与调相，编码、数字带通系统（各类键控） 6.功耗：静态功耗&动态功耗原文链接：https://blog.csdn.net/qq_43029779/article/details/130455055

2023-05-01

概伦电子2021年eda精英挑战赛+存储器设计流程中高良率分析算法及实现

本组在 50 分钟内以 100%准确度的完成了赛题方提供的 5 个案例，其中 case1，case2， case3, case4, case5 分别用了 17s ,21s, 9min, 23min, 50min; 所消耗样本点分别为 1154，1210， 2022，5908，12312。开发语言为 C/C++; 实验平台：赛题组提供的鲲鹏服务器；实验条件：8 核并行运行的 nanospice

2022-08-26

ahb2sram，针对给定的AMBA AHB SRAM Slave接口模块，设计特定传输操作的Master模块

//设计指标： //AMBA AHB2.0 接口 //32bit 数据位宽 //先写入数据，后读出数据确认 //传输要求1：0x0 ‐> 0x8, INCR //传输要求2：0x10‐> ？, INCR4 //传输要求2：0x28‐> ？, WRAP8 仿真写入数据版本，通过人脑计算地址，写入数据进行仿真模拟ahb master

2022-05-03

ahb2sram_master

针对给定的AMBA AHB SRAM Slave接口模块，设计特定传输操作的Master模块 //设计指标： //AMBA AHB2.0 接口 //32bit 数据位宽 //先写入数据，后读出数据确认 //传输要求1：0x0 ‐> 0x8, INCR //传输要求2：0x10‐> ？, INCR4 //传输要求2：0x28‐> ？, WRAP8 其中wrap,incr可以自动计算，具体细节参考我主页文章，部分代码来源于https://mp.weixin.qq.com/s/P4jevRrkga2DF93UPXLUJg

2022-05-03

基于yolov5的舰船检测+pycharm+机器学习+图像检测

2022-02-22

Linux vim常用命令

供IC设计者或使用Linux系统做项目，使用vim语句打开或编辑文件，入门以及总结学习使用

2022-01-24

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人