USB | 2. 最新USB 4.0规范解析及一致性测试

Update: 2022 / 10 / 11



目录

参考这里 1

  • 背景
  • 概念
  • 测试的实现

背景

USB 1.0 ~ 4.0

USB 的 4 代发展如下,
在这里插入图片描述
在这里插入图片描述

Type-C

Type-C 一统此前的接口, 如下:

在这里插入图片描述

接口

接口形式如下:
在这里插入图片描述

拓扑结构

在这里插入图片描述
在这里插入图片描述

Port口描述.
DFPDownstream face port,面向下游,即从 host 面向 devcie
UFPUpstream face port,面向上游,即从 device 面向 host

host 端上都是面向 deviceDFP
device 端上都是面向 hostUFP
USB hub 端上有1个 UFP 和若干个 DFP


USB 4

工作原理的阶段大致如下:
在这里插入图片描述

SPEC作用
USB Type-C Spec其规定:

1. 对设备接入的检测,是正插还是反插?;
2. 通过USB总线 Bus 对自身不带电源的USB设备进行 VBus 电源初始化,即供电
USB PD 3.0 Spec其规定:

1. 在 host / device 间协商电源契约,即 Power Contract
比如一个USB 4.0 产品插入 host 上,USB 4.0 产品会告知 host 要多大的电压、电流;
2. 进行模式的选择:在USB 4.0上有很多模式的选择,故在此处进行模式的确定,比如确定作为 USB 设备进行使用。
USB 4 Spec其规定:

设备枚举
USB4 PHY CTS
USB 2.0 CTS

USB Type-C

在这里插入图片描述
在这里插入图片描述

引脚是中心轴对称分布的,故可以保证无论正插还是反插都可以工作。


Plug 原理

在这里插入图片描述
Plug 插入 Receptacle 中,Receptacle 端的 Rp 上拉电阻与 Rd 端的 Rd 下拉电阻通过 CC 线连接并导通,可以在 cable 的两端检测到电压差,通过检查电压差异可以判断 CC 连接线是通过哪2个 pin 脚连通的,进而判断插入方向。


在这里插入图片描述
USB全特性Type-C线缆有一个 eMarker ICPlugVconnector 即对 eMarkder IC 供电,eMarker IC 可以告诉 hostdevice 线缆的能力,比如支持到 20 GB/s。


Single Plane Configuration

在这里插入图片描述
host 检测到 CC1 被端接,从而配置 TX1 / RX1 发送数据;device 也检测到 CC1 被端接,从而 MUX 选通到 TX1 / RX1


在这里插入图片描述
host 检测到 CC1 被端接,从而配置 TX1 / RX1 发送数据;devcie 检测到 CC2 被端接,从而 MUX 选通到 TX2 / RX2


在这里插入图片描述
host 检测到 CC2 被端接,从而配置 TX2 / RX2 发送数据;devcie 检测到 CC2 被端接,从而 MUX 选通到 TX2 / RX2


Dual Plane Configuration

在这里插入图片描述
host 检测到 CC1 被端接,从而配置 TX1 / RX1host 侧的 Lane 0TX2 / RX2Lane 1
devcie 检测到 CC1 被端接,从而 MUX 选通到 TX1 / RX1TX2 / RX2 通过 MUX 选通到 Lane 1


在这里插入图片描述
host 检测到 CC1 被端接,从而配置 TX1 / RX1host 侧的 Lane 0TX2 / RX2Lane 1
devcie 检测到 CC2 被端接,从而 TX2 / RX2MUX 选通到 TX1 / RX1Lane0),TX1 / RX1 通过 MUX 选通到 Lane 1


在这里插入图片描述
host 检测到 CC2 被端接,从而配置 TX2 / RX2host 侧的 Lane 0TX1 / RX1Lane 1
devcie 检测到 CC2 被端接,从而 TX2 / RX2MUX 选通到 TX2 / RX2Lane0),TX1 / RX1 通过 MUX 选通到 Lane 1


USB PD

USB4 Router

在这里插入图片描述
在一种协议中传输另外一种协议的内容,称为 thunder port
怎么实现的呢?如下:
在这里插入图片描述
对于 USB 2.0 的传输,需要在 Host Router 中含有 USB 2.0 Host
对于 PCIe 的传输,需要在 Host Router 中含有 PCIe Controller
对于 DP 的传输,需要在 Host Router 中含有 DP Source

经过集成化后,原理如下:
在这里插入图片描述
在这里插入图片描述
一个 Router 的本质是一个功能非常复杂的开关,分时切换不同的协议,从而完成不同协议的传输。
Lane Adaptor 物理通路适配器,理解为一个 USB 4.0PHY


USB4 PHY

典型 SerDes 架构:

  • 逻辑层 PCS
  • 电气层 PMA

在这里插入图片描述
可以在 Single Plane Configuration 或者 Dual Plane Configuration 模式下工作。
Side band channel 边带信道可以实现物理通路的初始化,保证锁定和位对齐等的实现,如下:
在这里插入图片描述


逻辑层

在这里插入图片描述
逻辑层主要用来信令的编码,以及,比如会传一些 skip码 skip码用来保证数据不丢失;也会传一些扰码。


电气层

在这里插入图片描述
电气层的一大问题是 channel loss,使得信号边缘变缓,电压幅度接近,在 Rx 端分不清 01

至此,引入均衡技术 Equalization。均衡技术主要分为3部分,在 Tx 端有 FFE,在 Rx 端有 CTLEDFE
在这里插入图片描述


FFE

在这里插入图片描述
主要是在电压要变时让电压高一些,来使电压衰减。


Insertion Loss

在这里插入图片描述
主机和设备的损耗预算是一样的。


USB4 认证需求

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

参考链接


  1. 最新USB4规范解析及一致性测试@泰克云上大讲堂第五期 ↩︎

This chapter presents an overview of Universal Serial Bus 4 (USB4™) architecture and key concepts. USB4 is similar to earlier versions of USB in that it is a cable bus supporting data exchange between a host computer and a wide range of simultaneously accessible peripherals. However, USB4 also allows a host computer to setup data exchange between compatible peripherals. The attached peripherals share bandwidth as configured by the host computer. The bus allows peripherals to be attached, configured, used, and detached while the host and other peripherals are in operation. When configured over a USB Type-C® connector interface, USB4 functionally replaces USB 3.2 while retaining USB 2.0 bus operating in parallel. Enhanced SuperSpeed USB, as defined in USB 3.2, remains the fundamental architecture for USB data transfer on a USB4 Fabric. The difference with USB4 versus USB 3.2 is that USB4 is a connection -oriented, tunneling architecture designed to combine multiple protocols onto a single physical interface, so that the total speed and performance of the USB4 Fabric can be dynamically shared. USB4 allows for USB data transfers to operate in parallel with other independent protocols specific to display, load/store and host-to-host interfaces. Additionally, USB4 extends performance beyond the 20 Gbps (Gen 2 x 2) of USB 3.2 to 40 Gbps (Gen 3 x 2) over the same dual-lane, dual-simplex architecture. This specification introduces the concept of protocol tunneling to USB bus architecture. Besides tunneling Enhanced SuperSpeed USB (USB3), display tunneling based on DisplayPort (DP) protocol and load/store tunneling based on PCI Express (PCIe) are defined. These protocol tunnels operate independently over the USB4 transport and physical layers. Additionally, USB4 allocates packets for bus configuration and management, and packe ts can be allocated specifically for host-to-host data connections.
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值