电子设计硬件可靠性设计----总结3

最新推荐文章于 2024-02-25 22:42:19 发布

置顶 New_Joker

最新推荐文章于 2024-02-25 22:42:19 发布

阅读量700

点赞数 1

分类专栏：总结

本文链接：https://blog.csdn.net/New_Joker/article/details/108655442

版权

总结专栏收录该内容

16 篇文章 4 订阅

订阅专栏

复位电路存在的隐患。

上电时：从VCC上电结束到REST脱离复位门限，我们可以做出一个复位带宽时间。由RC搭出一个复位门限时间。
下电时：VCC下电，但是由于复位信号上有RC，所以说必然的复位信号下电时也存在延迟。必然会出现一种情况，VCC下电在复位下电的前面。所以说在整个VCC下电的过程中，整个芯片是没有办法进入复位的。
问题：在于现状的芯片内部有很多中独立的模块。举个例子来说一个芯片内部有A,B,C模块。A模块在3.2V就能工作，B模块2.7V才能工作，C模块1.7V才能工作。在下电过程中，由于整个芯片不能进入复位状态。就有点像我们在跑步比赛中，A,B,C的起跑线不同。下电时是一个剧烈的电平变化阶段，在这个阶段内部的模块不能处于已知，确定，安全的状态。当下电到3V时，A不工作了，则A模块会处于不可预知的状态，而且在芯片内部A和B可能处于通讯状态，而B模块不知道A模块不工作了。当B模块发信号给A是，而A模块的状态是不定的。可能是高，可能低。
总的来说，我们在关机瞬间，我们的芯片出现不受控制的，可能会出现我们不希望看到的大电压大电流的冲击。本来在这种状态剧烈变化的阶段，我们应该要让芯片处于一个已知安全的阶段。靠谁通知它们进入呢，只有复位状态。而这时复位没有信号。
解决办法：一个是在电阻上并联一个二极管。好处：上电时正常延迟，但下电时电容电流从VCC流走。缺点：没有完全的解决这个问题。
最理想的情况是加一个复位芯片（当然是成本问题。）