HDLBits答案（2）_状态机（1）

于 2024-07-21 22:19:49 发布
阅读量386 收藏 8
点赞数 22
文章标签： fpga开发 学习 fpga 单片机 嵌入式硬件
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_58164636/article/details/140575596
版权

前言

        今天刷完状态机的1/3，以下是书写的代码。

题库

1：Fsm1（异步复位）

        这是一个摩尔状态机，具有两种状态，一种输入，一种输出。实现此状态机。请注意，重置状态为 B。

        本练习与FSM1S，但使用异步复位。

Solution： 本题采用两段式描述方法书写

module top_module(
    input clk,
    input areset,    // Asynchronous reset to state B
    input in,
    output out);//  

    parameter A=0, B=1; 
    reg state, next_state;

    always @(posedge clk, posedge areset) begin    // This is a sequential always block
        if(areset)
            state <= B;
        else
            state <= next_state;
    end
    
    always @(*) begin    // This is a combinational always block
        //next_state = B;// State transition logic
        case(state)
            A:if(in == 1'b0) begin
             	  next_state = B;
            	  out <= 1'b0;
            end
              else begin
             	  next_state = A;
            	  out <= 1'b0;
            end
            B:if(in == 1'b0) begin
             	  next_state = A;
            	  out <= 1'b1;
            end
              else begin
             	  next_state = B;
            	  out <= 1'b1;
            end
            default:next_state <= next_state;
        endcase
    end
endmodule

2：Fsm1（同步复位）

        这是一个摩尔状态机，具有两种状态，一种输入，一种输出。实现此状态机。请注意，重置状态为 B。

        本练习与FSM1 （英语），但使用同步复位。

Solution： 本题采用两段式描述方法书写

// Note the Verilog-1995 module declaration syntax here:
module top_module(clk, reset, in, out);
    input clk;
    input reset;    // Synchronous reset to state B
    input in;
    output out;//  
    reg out;

    parameter A = 0,B = 1;// Fill in state name declarations

    reg present_state, next_state;
    always @(posedge clk) begin
        if (reset)
            present_state <= B;// Fill in reset logic
        else  
            present_state <= next_state;
    end
    
    always@(*) begin
        next_state = B;
            case (present_state)
                A:if(in == 1'b0) begin// Fill in state transition logic
            		next_state = B;
                    out <= 1'b0;
                end
                  else begin// Fill in state transition logic
            		next_state = A;
                    out <= 1'b0;
                end
                B:if(in == 1'b0)begin// Fill in state transition logic
            		next_state = A;
                    out <= 1'b1;
                end
                  else begin// Fill in state transition logic
            		next_state = B;
                    out <= 1'b1;
                end
                default:next_state = next_state;
            endcase
    end
endmodule

3：Fsm2（异步复位）

        这是一个摩尔状态机，具有两种状态，一种输入，一种输出。实现此状态机。请注意，重置状态为 B。

        本练习与FSM1 （英语），但使用同步复位。

Solution： 

module top_module(
    input clk,
    input areset,    // Asynchronous reset to OFF
    input j,
    input k,
    output out); //  

    parameter OFF=0, ON=1; 
    reg state, next_state;

    always @(posedge clk or posedge areset) begin
        if(areset)// State flip-flops with asynchronous reset
    		state <= OFF;
        else
            state <= next_state;
    end
    
    always @(*) begin
        case(state)// State transition logic
            ON:if(k == 0) begin
                next_state = ON;
                out <= 1'b1;
            end 
            else begin
                next_state = OFF;
                out <= 1'b1;
            end
            OFF:if(j == 0) begin
                next_state = OFF;
                out <= 1'b0;
            end 
            else begin
                next_state = ON;
                out <= 1'b0;
            end
            default:next_state = next_state;
        endcase
    end
endmodule

4：Fsm2（同步复位）

        这是一个摩尔状态机，具有两个状态、两个输入和一个输出。实现此状态机。

        本练习与FSM2型，但使用同步复位。

Solution： 

module top_module(
    input clk,
    input reset,    // Asynchronous reset to OFF
    input j,
    input k,
    output out); //  

    parameter OFF=0, ON=1; 
    reg state, next_state;

    always @(posedge clk) begin
        if(reset)// State flip-flops with asynchronous reset
    		state <= OFF;
        else
            state <= next_state;
    end
    
    always @(*) begin
        case(state)// State transition logic
            ON:if(k == 0) begin
                next_state = ON;
                out <= 1'b1;
            end 
            else begin
                next_state = OFF;
                out <= 1'b1;
            end
            OFF:if(j == 0) begin
                next_state = OFF;
                out <= 1'b0;
            end 
            else begin
                next_state = ON;
                out <= 1'b0;
            end
            default:next_state = next_state;
        endcase
    end
endmodule

 5：Fsm3comb

        下面是具有一个输入、一个输出和四个状态的摩尔状态机的状态转换表。使用以下状态编码： A=2'b00，B=2'b01，C=2'b10，D=2'b11。
        只实现该状态机的状态转换逻辑和输出逻辑（组合逻辑部分）。给定当前状态state（），根据状态转换表计算输出out（）。

Solution： 

module top_module(
    input in,
    input [1:0] state,
    output [1:0] next_state,
    output out); //

    parameter A=0, B=1, C=2, D=3;
    always @(*) begin
        case(state)
            A:if(in == 0) begin
            	next_state = A;
                out <= 1'b0	  ;
              end
              else begin
                next_state = B;
				out <= 1'b0	  ;
              end
            B:if(in == 0) begin
            	next_state = C;
                out <= 1'b0	  ;
              end
              else begin
                next_state = B;
				out <= 1'b0	  ;
              end
            C:if(in == 0) begin
            	next_state = A;
                out <= 1'b0	  ;
              end
              else begin
                next_state = D;
				out <= 1'b0	  ;
              end
            D:if(in == 0) begin
            	next_state = C;
                out <= 1'b1	  ;
              end
              else begin
                next_state = B;
				out <= 1'b1	  ;
              end
            default:begin
                next_state = next_state;
                out <= out;
            end
        endcase
    end

endmodule

 6：Fsm3onehot

        下面是具有一个输入、一个输出和四个状态的摩尔状态机的状态转换表。使用以下单次状态编码： A=4'b0001，B=4'b0010，C=4'b0100，D=4'b1000。
        假定使用单次热编码，通过检验推导出状态转换和输出逻辑方程。仅实现该状态机的状态转换逻辑和输出逻辑（组合逻辑部分）。(测试平台将使用非单次热输入进行测试，以确保你没有试图做更复杂的事情）。

        通过检查得出方程 是什么意思？
        这意味着只需检查一个状态位，而不是所有状态位，就能确定状态机是否处于特定状态。这样，通过检查状态转换图中每个状态的输入边，就可以得到简单的状态转换逻辑方程。
        例如，在上述状态机中，状态机如何才能到达状态 A？它必须使用两条输入边中的一条： "当前处于状态 A，in=0 "或 "当前处于状态 C，in=0"。由于采用了单击编码，测试 "当前处于状态 A "的逻辑方程就是状态 A 的状态位。单次编码保证了一次最多只有一个子句（乘积项）处于 "活动 "状态，因此这些子句可以直接 OR 在一起。 next_state[0] = state[0]&(~in) | state[2]&(~in)
        当练习要求 "通过检查 "得到状态转换方程时，请使用这种方法。评判员会用非 "一热 "输入进行测试，以确保您的逻辑方程遵循了这种方法，而不会对非法（非 "一热"）的状态位组合采取其他措施（如重置 FSM）。
        虽然知道这种算法对于 RTL 级设计并不是必需的（逻辑合成器会处理这个问题），但它说明了为什么单次热 FSM 通常具有更简单的逻辑（以更多状态位存储为代价），而且这个话题经常出现在数字逻辑课程的考试中。

Solution： 看完题目给的那一大段话，然后照着写就行了。

module top_module(
    input in,
    input [3:0] state,
    output [3:0] next_state,
    output out); //

    parameter A=0, B=1, C=2, D=3;

    // State transition logic: Derive an equation for each state flip-flop.
    assign next_state[A] = (state[A]&(~in))|(state[C]&(~in));
    assign next_state[B] = (state[A]&in)|(state[B]&in)|(state[D]&in);
    assign next_state[C] = (state[B]&(~in))|(state[D]&(~in));
    assign next_state[D] = state[C]&in;

    // Output logic: 
    assign out = state[D];

endmodule

 7：Fsm3（异步复位）

        另请参阅：此 FSM 的状态转换逻辑

        以下是具有一个输入、一个输出和四个状态的摩尔状态机的状态转换表。实现此状态机。包括将 FSM 重置为状态 A 的异步重置。

Solution： 

module top_module(
    input clk,
    input in,
    input areset,
    output out); //
	parameter A = 2'b0,B = 2'b1,C = 2'd2,D = 2'd3;
    reg [1:0] state,next_state;
    always @(posedge clk or posedge areset) begin
        if(areset)
            state <= A;
        else
        	state <= next_state;
    end
    
    always @(*) begin
        case(state)
            A:if(in == 0) begin
            	next_state = A;
                out <= 1'b0	  ;
              end
              else begin
                next_state = B;
				out <= 1'b0	  ;
              end
            B:if(in == 0) begin
            	next_state = C;
                out <= 1'b0	  ;
              end
              else begin
                next_state = B;
				out <= 1'b0	  ;
              end
            C:if(in == 0) begin
            	next_state = A;
                out <= 1'b0	  ;
              end
              else begin
                next_state = D;
				out <= 1'b0	  ;
              end
            D:if(in == 0) begin
            	next_state = C;
                out <= 1'b1	  ;
              end
              else begin
                next_state = B;
				out <= 1'b1	  ;
              end
            default:begin
                next_state = next_state;
                out <= out;
            end
        endcase
    end
endmodule

 8：Fsm3（同步复位）

        另请参阅：此 FSM 的状态转换逻辑

        以下是具有一个输入、一个输出和四个状态的摩尔状态机的状态转换表。实现此状态机。包括将 FSM 重置为状态 A 的同步重置（这与 Fsm3 的问题相同，但具有同步重置。

Solution： 

module top_module(
    input clk,
    input in,
    input reset,
    output out); //
	parameter A = 2'b0,B = 2'b1,C = 2'd2,D = 2'd3;
    reg [1:0] state,next_state;
    always @(posedge clk) begin
        if(reset)
            state <= A;
        else
        	state <= next_state;
    end
    
    always @(*) begin
        case(state)
            A:if(in == 0) begin
            	next_state = A;
                out <= 1'b0	  ;
              end
              else begin
                next_state = B;
				out <= 1'b0	  ;
              end
            B:if(in == 0) begin
            	next_state = C;
                out <= 1'b0	  ;
              end
              else begin
                next_state = B;
				out <= 1'b0	  ;
              end
            C:if(in == 0) begin
            	next_state = A;
                out <= 1'b0	  ;
              end
              else begin
                next_state = D;
				out <= 1'b0	  ;
              end
            D:if(in == 0) begin
            	next_state = C;
                out <= 1'b1	  ;
              end
              else begin
                next_state = B;
				out <= 1'b1	  ;
              end
            default:begin
                next_state = next_state;
                out <= out;
            end
        endcase
    end
endmodule

 9：Design a Moore Fsm

        还包括高电平有效同步复位，可将状态机复位到与长时间水位低等效的状态（未断言传感器，并断言所有四个输出）。

Solution： 

module top_module (
    input clk,
    input reset,
    input [3:1] s,
    output fr3,
    output fr2,
    output fr1,
    output dfr
); 
    parameter s123 = 4'b0001;
    parameter s23 = 4'b0010;
    parameter s3 = 4'b0100;
    parameter s0 = 4'b1000;
    //设置状态s123：3个传感器未检测到水，s23：s1传感器检测到水，
    //s3：s1和s2检测到水，s0：3个传感器都检测到水
    reg [3:0] state,next_state;
    reg [2:0] fr;
    assign {fr3,fr2,fr1} = fr;
    //第一个进程，同步时序always模块，格式化描述次态寄存器迁移到现态寄存器
    always @(posedge clk) begin//本题采用三段式的写法
        if(reset)
            state <= s123;
        else
            state <= next_state;
    end
    //第二个进程，组合逻辑always模块，描述状态转移条件判断
    always @(*) begin
        case(s) //s3,s2,s1:按顺序排，0代表未检测到水，1代表检测到水。
            3'b000:next_state = s123; //这里采用阻塞赋值
            3'b001:next_state = s23;
            3'b011:next_state = s3;
            3'b111:next_state = s0;
            default:next_state = s123;
        endcase
    end
    //第三个进程，同步时序always模块，格式化描述次态寄存器输出
    always @(posedge clk) begin
        if(reset)
            fr <= 3'b111;
        else begin
        case(next_state) //fr:fr3,fr2,fr1:1代表开进水阀，0代表关进水阀。
            s123:fr <= 3'b111; //这里采用非阻塞赋值
            s23 :fr <= 3'b011;
            s3  :fr <= 3'b001;
            s0  :fr <= 3'b000;
            default:fr <= 3'b111;
        endcase
        end
    end
    //dfr:1代表加快水流入水箱的流速（水位降低，例如从s3到s23，即next_state < state）
    //0代减慢水流入水箱的流速（水位升高，例如从s23到s3,即next_state > state）
    always @(posedge clk) begin
        if(reset)
            dfr <= 1'b1;
        else if(next_state < state)
            dfr <= 1'b1;
        else if(next_state > state)
        	dfr <= 1'b0;
        else
            dfr <= dfr;
    end
    
    
endmodule

 10：Lemmings1

         游戏涉及大脑相当简单的小动物。如此简单，我们将使用有限状态机对其进行建模。 

        在旅鼠的 2D 世界中，旅鼠可以处于两种状态之一：向左走或向右走。如果它撞到障碍物，它会改变方向。特别是，如果旅鼠在左边被撞到，它会向右走。如果它在右边被撞到，它会向左走。如果它同时在两侧颠簸，它仍然会切换方向。

        实现具有两个状态、两个输入和一个输出的摩尔状态机，以模拟这种行为。

Solution： 

module top_module(
    input clk,
    input areset,    // Freshly brainwashed Lemmings walk left.
    input bump_left,
    input bump_right,
    output walk_left,
    output walk_right); //  

    parameter LEFT=0, RIGHT=1;
    reg state, next_state;
    wire [1:0] bump;
    assign bump = {bump_left,bump_right};

    always @(posedge clk, posedge areset) begin
        if(areset)
            state <= LEFT;
        else
            state <= next_state;
    end

    always @(*) begin
        case(state)
            LEFT:if((bump == 2'b10)||(bump == 2'b11))begin
				    next_state = RIGHT ;
				 end
				 else begin
                    next_state = LEFT ;
                 end
            RIGHT:if((bump == 2'b01)||(bump == 2'b11))begin
				     next_state = LEFT ;
				  end
				  else begin
				     next_state = RIGHT ;
				  end
            
        endcase
    end 

    // Output logic
    assign walk_left = (state == LEFT);
    assign walk_right = (state == RIGHT);

endmodule

参考内容

HDLBits刷题网站：HDLBits (01xz.net)

学无止境_hjy
关注
  • 22
    点赞
  • 踩
  • 8
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
verilog_状态机_.rar
08-10
1. **状态寄存器**：存储当前状态的变量，一般在时钟边沿触发更新。 2. **状态编码**：将每个状态赋予唯一的二进制数值，便于在代码中表示和识别。 3. **输入信号**：影响状态转移的因素，根据这些信号，状态机会...
5p27_vhdl_状态机_
10-03
2. **输入信号**：状态机的输入，决定状态转换的方向。例如： ```vhdl inputSignal : in std_logic_vector; ``` 3. **状态转移表**：定义了每个状态下如何根据输入信号转移到下一个状态。这个表格可以是硬编码在...
HDLBits答案(14)_Verilog有限状态机(1)
谦豫
11-03 7416
Verilog有限状态机(1) HDLBits链接 前言 今天来到了重要的部分：状态机。对该部分内容，可能不会一次更新一个小节；一方面是题目难度，另一方面是代码量过大；所以该节会分批更新，大家见谅。 题库 题目描述1： 实现下图所示的摩尔状态机，复位为异步复位。 Solution1： module top_module( input clk, input areset, // Asynchronous reset to state B input in, outp
HDLBits答案(15)_Verilog有限状态机(2)
谦豫
11-04 5666
Verilog有限状态机(2) HDLBits链接 前言 继续更新状态机小节的习题。 题库 题目描述6： Solution6： module top_module( input in, input [3:0] state, output [3:0] next_state, output out); // parameter A=0, B=1, C=2, D=3; // State transition logic: Derive an equatio
HDLBits答案(16)_Verilog有限状态机(3)
谦豫
11-25 4970
Verilog有限状态机(3) HDLBits链接 前言 今天继续更新状态机小节的习题，本章主要编写Lemmings Game部分。 题库 题目描述10： Game Lemmings1：有个小人左右走，它只有两种状态：向左走和向右走；左边碰到东西之后它就向右走，右边碰到东西之后它就向左走，两边都碰到东西就跟当前方向的反方向走；复位时小人向左走 Solution10： module top_module( input clk, input areset, // Freshly br
错题集：HDLBits 状态机 fsm_serial
ztt02110211的博客
09-19 182
错题记录：状态机时序和理解。
HDLBits答案(20)_Verilog有限状态机(7)
谦豫
02-08 3213
Verilog有限状态机(7) HDLBits链接 前言 今天继续更新状态机小节的习题。 题库 Q3a:FSM 题目里说当s为0时，进入B状态，然后会检查w的值，如果在接下来的三个周期中w值恰好有两个周期都为1，那么z输出1，否则z输出0。注意，由示例的波形图看应该是不重叠检测。 Solution module top_module ( input clk, input reset, // Synchronous reset input s, input w,
HDLBits答案(22)_基于有限状态机的计数器
谦豫
02-16 4255
基于有限状态机的计数器 HDLBits链接 前言 今天更新搭建更大的电路部分的习题，内容主要跟计数器和有限状态机有关。 题库 Counter with period 1000 构造一个0-999的计数器，同步高电平复位。 Solution： module top_module ( input clk, input reset, output [9:0] q); always @(posedge clk) begin if(reset) begin
HDLBits答案(19)_Verilog有限状态机(6)
谦豫
02-07 4136
Verilog有限状态机(6) HDLBits链接 前言 今天继续更新状态机小节的习题。 题库 Fsm hdlc 同步帧检测涉及对数据的连续位流进行解码，以寻找指示帧（数据包）开始和结束的位模式。 6个连续的1（即01111110）是表示帧边界的“标志”。 为了避免数据流意外包含“标志”，发送方必须在接收方必须检测并丢弃的每5个连续的1秒后插入一个零。 如果连续7个或更多1，我们还需要发出错误信号。 可以通过状态机来识别下面三种序列： 0111110：表示5个1后面的0bit需被忽略； 01111110
HDLBits_刷题_持续更新中
星星泡饭zZ的博客
07-06 3911
夯实基础
HDLBits答案(18)_Verilog有限状态机(5)
谦豫
02-07 5018
Verilog有限状态机(5) HDLBits链接 前言 今天继续更新状态机小节的习题。 题库 题目描述1： 第一道题目比较容易，题目中的in信号包含了一个起始位（0），8个数据位和一个停止位（1），开始in为1，也就是IDLE状态，当in为0时，进入START状态，然后经过8个周期，如果in为1，则进入STOP状态，接着如果in为0，进入第二轮START状态，否则进入IDLE状态。 这里我用了很多个状态，实际上可以用计数器来代替中间的8个状态，这里是8个周期，如果是100个、200个周期，那么需要10
HDLBits答案(17)_Verilog有限状态机(4)
谦豫
11-26 4625
Verilog有限状态机(4) HDLBits链接 前言 今天继续更新状态机小节的习题。 题库 题目描述1： One-hot FSM 独热编码，根据状态转移图输出下一状态与结果。 Solution1： module top_module( input in, input [9:0] state, output [9:0] next_state, output out1, output out2); parameter S0 = 4'd0;
1-ex_FSM_状态机_
09-28
总结，"1-ex_FSM_"这个练习的核心是通过Verilog实现状态机，掌握状态机的设计方法，包括状态定义、状态转换规则的编码，以及状态机的验证过程。通过这个练习，工程师可以加深对数字逻辑设计的理解，并提升Verilog...
zhuangdai_1111_状态机_
09-29
2. **架构体**：描述了状态机的行为和结构，通常包括一个状态变量、一个当前状态到下一个状态的转换规则（状态转移表）以及根据当前状态和输入产生输出的逻辑。 3. **状态编码**：将状态用二进制数表示，便于在硬件...
简易状态机学习_状态机_
10-02
Machine），也称为同步有限状态机，我们一般简称为状态机，之所以说“同步”是因为状态机中所有的状态跳转都是在时钟的作用下进行的，而“有限”则是说状态的个数是有限的。状态机根据影响输出的原因分为两大类，即...
FPGA实验5：4位加法计数器
最新发布
lengmei1的博客
07-20 266
运用Quartus II 集成环境下的VHDL文本设计方法设计4位加法计数器，进行波形仿真和分析、引脚分配并下载到实验设备上进行功能测试。实验步骤和方法参考实验一，引脚分配可参考下表。
[米联客-安路飞龙DR1-FPSOC] FPGA基础篇连载-18 I2C MASTER控制器驱动设计
米联客(milianke)
07-17 736
本文讨论了I2C Master控制器的系统框图和关键信号，包括I2C操作请求、总线忙指示、时钟分频器、发送和接收移位模块等。通过SCL时钟和I2C状态机控制SCL和SDA的输出逻辑和时序。文章还介绍了状态机设计和总线错误指示模块。总的来说，文章主要涵盖了I2C通信协议的工作原理和关键部件的功能。
Xilinx FPGA DDR4 接口配置基础（PG150）
hi94的博客
07-17 900
内存控制器（MC）旨在从用户界面（UI）块接收读取、写入和读取-修改-写入事务，并以低延迟高效地将它们发送到内存，满足所有DRAM协议和时序要求，同时使用最少的FPGA资源。该控制器还允许通过UI控制信号对低级功能进行一定程度的控制，例如按事务基础上的自动预充电（AutoPrecharge），以及可以用于确定何时发出DRAM刷新命令的信号。指的是数据总线在传输数据时的效率。最高支持 32 GB的组件密度，64 GB的LRDIMM，128 GB的RDIMM，16 GB的SODIMM和16 GB的UDIMM。
太速科技-基于XCVU9P+ C6678的8T8R的无线MIMO平台
Orihard_的博客
07-17 519
板卡基于TI TMS320C6678 DSP和XCVU9P高性能FPGA，FPGA接入4片AD9361 无线射频，构建8输入8输出的无线MIMO平台，丰富的FPGA资源和8核DSP为算法验证和信号处理提供强大能力。● DSP 外挂一组64-bit DDR3颗粒，总容量1GB，数据速率1333Mb/s;● DSP部分SPI/IIC/GPIO接口测试代码；● 工作温度：商业级 0℃～+55℃，工业级-40℃～+85℃；● XCVU9P部分QSFP+测试代码；● DSP部分Flash加载测试代码；

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

学无止境_hjy

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值