毕业设计 基于51单片机多功能出租车计价器的设计

序
🔥 毕业设计和毕业答辩的要求和难度不断提升，传统的毕设题目缺少创新和亮点，往往达不到毕业答辩的要求，这两年不断有学弟学妹告诉学长自己做的项目系统达不到老师的要求。
为了大家能够顺利以及最少的精力通过毕设，学长分享优质毕业设计项目，今天要分享的是：基于51单片机多功能出租车计价器的设计

第1节  计价器硬件设计

本系统的硬件设计主要包括单片机AT89S51、数据显示部件、A44E霍尔传感器电路、AT24C02 掉电存储单元的设计、里程计算及计价单元的设计。在硬件设计过程中，充分利用各部件的功能，实现多功能的出租车计价器设计。

1.1  系统的硬件构成及功能

计价器的单片机控制方案图如图1所示。它由以下几个部件组成：单片机AT89S51、总金额及单价显示部件、键盘控制部件，AT24C02 掉电存储控制、里程计算单元、串中显示驱动电路等。

利用单片机丰富的IO端口，及其控制的灵活性，实现基本的里程计价功能和价格调节、时钟显示功能。不但能实现所要求的功能而且能在很大的程度上扩展功能，而且还可以方便的对系统进行升级。具体电路参见“多功能出租车计价器总体电路图”。

图1  单片机控制方案图

1.2  AT89S51单片机及其引脚说明

AT89S51是美国ATMEL公司生产的低功耗，高性能CMOS 8位单片机，片内含4KB的可系统编程的Flash只读程序存储器，器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容标准8051指令系统及引脚。它集Flash程序存储器既可在线编程（ISP）也可用传统方法进行编程及通用 8位微处理器于单片芯片中，具有高性价比。

AT89S51是一个有40个引脚的芯片，引脚配置如图2所示。

图2 AT89S51引脚配置

AT89S51芯片的40个引脚功能为：

VCC  电源电压。

GND  接地。

RST  复位输入。当RST变为高电平并保持2个机器周期时，将使单片机复位。WDT溢出将使该引脚输出高电平，设置SFR AUXR的DISRTO位（地址8EH）可打开或关闭该功能。DISKRTO位缺省为RESET输出高电平打开状态。

XTAL1  反向振荡放大器的输入及内部时钟工作电路的输入。

XTAL2  来自反向振荡放大器的输出。

P0口  一组8位漏极开路型双向I/O口。也即地址/数据总线复用口。作为输出口用时，每位能驱动8个TTL逻辑门电路，对端口写“1”可作为高阻抗输入端用。在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8位）和数据总线复用，在访问期间激活内部上拉电阻。在Flash编程时，P0口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。

P1口  一个带内部上拉电阻的8位双向I/O口，P1的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。Flash编程和程序校验期间，P1接收低8位地址。P1口部分端口引脚及功能如表1所示。

表1  P1口特殊功能

P1口引脚	特殊功能
P1.5	MOSI（用于ISP编程）
P1.6	MOSI（用于ISP编程）
P1.7	SCK（用于ISP编程）

P2口  一个带内部上拉电阻的8位双向I/O口。P1的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流（IIL）。在访问外部程序存储器或16位地址的外部数据存储器时，P2口送出高8位地址数据。在访问8位地址的外部数据存储器时，P2口线上的内容在整个访问期间不改变。Flash编程和程序校验期间，P2亦接收低8位地址。

P3口  一个带内部上拉电阻的8位双向I/O口。P3的输出缓冲级可驱动（吸收或输出电流）4个TTL逻辑门电路。对P3口写“1”时，它们被内部的上拉电阻把拉到高电并可作输入端口。作输入端口使用时，被外部拉低的P3口将用上拉电阻输出电流（IIL）。P3口除了作为一般的I/O口线外，更重要的用途是它的第二功能，如表2所示。P3口还接收一些用于Flash闪速存储器编程和程序校验期间的控制信号。

PSEN/  程序储存允许输出是外部程序存储器的读先通信号，当AT89S51由外部程序存储器取指令（或数据）时，每个机器周期两次PSEN/有效，即输出两个脉冲。当访问外部数据存储器，没有两次有效的PSEN/信号。

EA/VPP  外部访问允许。欲使CPU仅访问外部程序存储器，EA端必须保持低电平，需注意的是：如果加密位LB1被编程，复位时内部会锁存EA端状态。Flash存储器编程时，该引脚加上+12V的编程电压VPP。

1.3  AT24C02引脚图及其引脚功能

AT24C02芯片引脚配置如图3所示。

图3  AT24C02引脚配置图

AT24C02芯片DIP封装，共有8个引脚，其中：

A2~A0  地址引脚；

SDA、SCL  I2C总线接口；

WP  写保护引脚，WP接VSS时，禁止写入高位地址，WP接VDD时，允许写入任何地址；

VCC  电源端

GND  接地端

1.4  AT24C02 掉电存储单元的设计

掉电存储单元的作用是在电源断开的时候，存储当前设定的单价信息。AT24C02 是ATMEL公司的2KB 字节的电可擦除存储芯片，采用两线串行的总线和单片机通讯，电压最低可以到2.5V，额定电流为1mA，静态电流10Ua(5.5V)，芯片内的资料可以在断电的情况下保存40 年以上，而且采用8 脚的DIP 封装，使用方便。其电路如图4所示。

图 4  掉电存储电路原理图

图中R8、R10 是上拉电阻，其作用是减少AT24C02 的静态功耗，由于AT24C02 的数据线和地址线是复用的，采用串口的方式传送数据，所以只用两根线SCL（移位脉冲）和SDA（数据/地址）与单片机传送数据。

每当设定一次单价，系统就自动调用存储程序，将单价信息保存在芯片内；当系统重新上电的时候，自动调用读存储器程序，将存储器内的单价等信息，读到缓存单元中，供主程序使用。

1.5  里程计算、计价单元的设计

    里程计算是通过安装在车轮上的霍尔传感器A44E检测到的信号，送到单片机，经处理计算,送给显示单元的。其原理如图5所示。

图 5  传感器测距示意图

由于A44E 属于开关型的霍尔器件，其工作电压范围比较宽（4.5～18V），其输出的信号符合TTL 电平标准，可以直接接到单片机的IO 端口上，而且其最高检测频率可达到1MHZ。

A44E 集成霍耳开关由稳压器A、霍耳电势发生器(即硅霍耳片)B、差分放大器C、施密特触发器D 和OC 门输出E 五个基本部分组成。

在输入端输入电压CC V ，经稳压器稳压后加在霍耳电势发生器的两端，根据霍耳效应原理，当霍耳片处在磁场中时，在垂直于磁场的方向通以电流，则与这二者相垂直的方向上将会产生霍耳电势差H V 输出，该H V 信号经放大器放大后送至施密特触发器整形，使其成为方波输送到OC 门输出。当施加的磁场达到“工作点”(即OP B )时，触发器输出高电压(相对于地电位)，使三极管导通，此时OC 门输出端输出低电压，通常称这种状态为“开”。当施加的磁场达到“释放点”(即rP B )时，触发器输出低电压，三极管截止，使OC 门输出高电压，这种状态为“关”。这样两次电压变换，使霍耳开关完成了一次开关动作。

    我们选择了P3.2 口作为信号的输入端，内部采用外部中断0（这样可以减少程序设计的麻烦），车轮每转一圈（我们设车轮的周长是1 米），霍尔开关就检测并输出信号，引起单片机的中断，对脉计数，当计数达到1000 次时，也就是1 公里，单片机就控制将金额自动的加增加，其计算公式：当前单价×公里数=金额。

1.6  数据显示单元设计

由于设计要求有单价（2 位）、路程（2 位）、总金额（3 位）显示输出，加上我们另外扩展了时钟显示（包含时分秒的显示），采用LCD 液晶段码显示，在距离屏幕1 米之外就无法看清数据，不能满足要求，而且在白天其对比度也不能够满足要求，因此我们采用6 位LED数码管的分屏显示

第2节  系统调试与测试结果分析

根据系统设计方案，本系统的调试共分为三大部分：硬件调试，软件调试和软硬件联调。测试包括里程计价测试、掉电存储测试测试。

2.1  使用的仪器仪表  

数字万用表　　　　　　　　DT9203

单片机仿真器　　　　　　　WAVE6000

烧写器                    GF2100

双踪稳压稳流电源　　　　　DH1718E-5

数字示波器　　　　　      TDS1002

2.2  系统调试

根据系统设计方案，本系统的调试共分为三大部分：硬件调试，软件调试和软硬件联调。由于在系统设计中采用模块设计法，所以方便对各电路模块功能进行逐级测试。

多功能出租车计价器总体电路图

如果学弟学妹们在毕设方面有任何问题，随时可以私信我咨询哦，有问必答！学长专注于单片机相关的知识，可以解决单片机设计、嵌入式系统、编程和硬件等方面的难题。
愿毕业生有力，陪迷茫着前行！