序
🔥 毕业设计和毕业答辩的要求和难度不断提升,传统的毕设题目缺少创新和亮点,往往达不到毕业答辩的要求,这两年不断有学弟学妹告诉学长自己做的项目系统达不到老师的要求。
为了大家能够顺利以及最少的精力通过毕设,学长分享优质毕业设计项目,今天要分享的是:基于51单片机读写器控制系统的设计
1 系统的硬件设计
1.1 系统的整体设计方案
在硬件芯片的选择上,本系统采用STC单片机作为控制器,RFID基站芯片EM4095作为射频收发芯片,增加了FT232RL作为串行通信电路的主芯片。硬件设计有控制模块设计、射频模块设计、串行通信电路模块设计三个方面。软件设计包括EM4095的数据传达程序设计和单片机与PC机的通信程序设计。
RFID卡读写模块的硬件系统构成见图1-1。
图1-1 系统整体框图
系统的工作过程如下:首先,对每个芯片和相应的串口进行初始化,使控制射频基站芯片工作的SHD端处于低电平,并将射频信号传输到外部。外部标签接收到信号后,通过天线向射频芯片发送调制信号。EM4095通过内部AM解调模块对数据进行解调,将曼彻斯特码指令发送到主控制器STC89C52接口。由于数据传输是在中断子程序中进行的,因此需要STC89C52的定时器/计数器对EM4095发送的时钟信号RDY/CLK进行计数。然后,单片机解码曼彻斯特编码,然后上位机接收通过串口发送的解码后的数据,读取并显示出来。
1.2 器件选择
1.2.1 主控制芯片
STC89C52是一种耗能少、性能高的微控制器,由8K字节的Flash系统编程,使其更加灵活,可以满足多种需求。
其特点如下:
(1)工作电压:3.3V~5.5V
(2)工作频率范围:0~35MHz
(3)用户应用程序空间为8K字节
(4)片上集成512字节RAM或1280字节RAM
(5)ISP(In-System Programmable)/IAP(In-Application Programmable),无需专门的编程器,无需专门的仿真器,可以直接通过规定的串口下载用户程序,并且在很短的时间内就可以结束
(6)具有EEPROM 功能、看门狗
(7)一共有3个16位定时器/计数器,即定时器T0、T1、T2
(8)有两个时钟周期可选
(9)封装:LQFP-44,PDIP-40,PLCC-44,PQFP-44
(10)内部集成MAX810专用复位电路,外部晶体20M以下时,复位脚直接接地
(11)通用异步串行口(UART),还可用定时器软件实现多个UART
本文系统设计使用STC89C52RC的LQFP-44封装,其引脚个数为44,则引脚图如图1-2所示。
图1-2 STC89C52RC芯片引脚图
STC89C52内部结构框图如图1-3所示。
图1-3 STC89C52RC内部结构框图
1.2.2 射频基站芯片
射频卡分为低中高频三种,本系统设计时,出于多方面因素考虑,射频基站芯片选择了频率为125KHz的EM4095,它与MCU的接口简单,还具有如下特性:
(1)内置的PLL锁相环可自适应天线谐振载波
(2)无需外部振荡器
(3)100~150kHz载波频率范围
(4)睡眠模式电流1μA
(5)兼容USB供电范围
(6)40℃~85℃温度范围
(7)SO16封装
EM4095一共有16个引脚,它的芯片引脚图如图3-4所示。
图1-4 EM4095芯片引脚图
EM4095内部结构原理框图如图3-5所示。
图1-5 EM4095结构原理图
1.2.3 串口通信芯片
串行通信芯片选用的是FT232RL,是USB到UART接口,UART带有可选的串行时钟发生器输出。
FT232R主要特性如下:
(1)工作温度范围:-40℃~85℃
(2)低USB带宽消耗
(3)3.3V-5.25V单电源供电
(4)UART接口支持7/8个数据位,1/2停止位和奇/偶/标记/空格/无奇偶校验
(5)完全集成的AVCC电源滤波器,不分开AVCC引脚,无需外部RC滤波器
(6)支持总线供电,自供电,电源总线供电USB配置
(7)用于USB I/O口的集成3.3V电平转换器
(8)可调节接收缓冲区超时
(9)集成上电复位电路
(10)集成EEPROM
(11)发送和接收LED驱动信号
FT232RL的芯片引脚图如图1-6所示。
图1-6 FT232RL引脚图
FT232RL内部结构框图如图1-7所示。
图1-7 FT232RL内部结构框图
1.3 主控制模块电路设
主控制芯片与射频基站芯片的连接将在射频模块电路中进行详细讲解,电路图如图所示。下面将详细介绍STC89C52内部时钟电路和复位电路的设计。
图1-8 主控制模块电路
1.3.1 时钟电路设
时钟电路通常是晶体振荡器、晶振控制芯片以及电容器三部分构成的。时钟电路能产生精确的振荡电路,稳定振荡频率,快速启动振荡。其值为22pF,晶体频率为11.0592MHz。
图1-9 时钟电路
1.3.2 复位电路设计
为了使CPU和系统组件处于一定的初始状态并且从初始状态开始工作,单片机需要在启动时进行复位。其复位的方法有两种,即手动复位和上电复位。
此处我们选择上电复位方式,具体电路图如图1-10所示。
图1-10 复位电路
1.4 射频模块电路设计
射频基站芯片EM4095主要负责数据的接收和发送,并且完成射频信号的产生、调制、解调等工作。EM4095通过4个接口与主控制芯片STC89C52进行信息交流。
图1-11 射频模块电路
如图所示,当芯片休眠时,SHD处于高电平位。然后对芯片进行上电操作,使串口变成初始状态,然后将该引脚置于低电平,芯片就开始工作,向外部传输数据指令。同时,天线线圈接收到的信号传递给DEMOD_IN引脚前,要先经过耦合电容,然后在输出信号VCO的同步控制下,对解调器前端输入的AM信号进行采样。
采样后的输出信号由连接到引脚CDEC的电容隔离,并通过直通和带通滤波进行采样。即消除了输出中的载频分量、高频和低频噪声,通过异步比较得到相应的数字信号。
RDY/CLK端为单片机提供芯片内部的状态和时钟同步触发信号。当SHD=1时,EM4095就进入了睡眠模式,可以在RDY/CLK端测得输出为低电平;当SHD的电平由高变低后, RDY/CLK在一段时间后就会输出一个同步时钟信号,代表着发射模块和接收模块已经启动。接收模块为调幅解调模块,由锁相环、天线驱动器和调制器三部分构成了发送模块,包括天线驱动和调幅调制。
DEMOD_OUT是数据的输出接口,它与单片机的普通I/O接口相连,EM4095内部将数据解调完成后,通过对RDY/CLK时钟信号的查询,主控芯片就可以确定DEMOD_OUT端在什么时刻接收了数据。当MOD=0时,EM4095以只读模式工作,此时MOD接口的作用就变成了调制125kHz的信号,单片机的I/O接口将数据或命令输入MOD。
1.5 串行通信模块电路设计
在本文中,PC上位机与单片机进行通信时使用的是FT232RL芯片。具体电路图如图1-12所示。
图1-12 串行通信模块电路
从图中可以看出,FT232R的RXD和TXD分别与STC89C52的RXD和TXD相连接, TXD用于发送数据,RXD用来接收数据。CBUS3提供电源使能功能,与单片机I/O接口相连。USB通过USBDM和USBDP端口与FT232RL进行数据的接收和发送。3V3OUT为USB收发器单元和USBDP内部提供1.5kΩ上拉电阻至3V的电源电压。CBUS0和CBUS1用于驱动LED。CBUS0的功能是发送数据指示,而CBUS1的功能是接收数据指示,当其工作时,相应的引脚被驱动从三态到低电平,此时,LED显示信号出现。
1.6 LED指示电路设计
为防止系统在运行时出现通信连接错误或读写错误无法判断时,我们设计了LED指示电路。LED灯通过电阻可直接连接到主控芯片I/O端,由高低电平控制。当其为高电平时,单片机处于传输或接收数据的状态。如图1-13所示。
图1-13 LED指示电路
图1-14 系统流程框图
图1-15 EM4095工作流程图
图1-16 EM4100内部64 bit相关定义
如果你有任何问题、需要建议或解决疑难,别客气噢,随时找我求助或寻求支持。我专注于单片机相关的知识,可以提供电子设计、嵌入式系统、编程和硬件方面的宝贵帮助。不管你的问题属于哪个领域,都可以向我咨询啦,获取有针对性的建议和指导。祝愿你在单片机设计领域取得巨大成功!