FPGA图像处理中矩阵提取

对于图像处理的知识，个人仅限于研究生时上过的数字图像处理课程，而对于FPGA的数字图像处理，一直仅限于略(yan)有(gao)耳(shou)闻(di)。国庆躺尸看了点儿简单的FPGA图像处理，发现在FPGA图像处理中矩阵提取是个有趣的东东，本文仅限个人DIY，是否具有工程价值不做论述，权当一乐。

无处不在的line buffer

闲暇逛知乎，发现在FPGA图像处理中，凡事牵涉到矩阵运算的算法里面基本都有line buffer的身影，而line buffer往往采用Xilinx的Ram-based Shift Register或者Altrea的Shift Register来实现：

嗯，简单明了，似乎没什么难的，随后翻了翻两个厂商的IP，发现有点儿别扭：

1、我把数据从IP的din灌入进去了，但输出数据什么时候有效没告诉我啊，虽然仿真时可以看到数据有效时的状态但设计里你还要我手动去控制判断什么时候是有效输出是不是有点儿过分了 ……

2、当年老师也讲过在进行矩阵处理时对于边缘像素提取矩阵时往往需要填充像素。软件里感觉还好但FPGA里实时地你要我补像素貌似有点儿麻烦哎 ……

也许个人太懒了吧，这种事情做起来都不复杂，但要在RTL里做这些我还是有点儿拒绝的。另辟蹊径，借助SpinalHDL里方便的电路描述符方式，魔改实现一个IP：

1、串行输入像素，带Valid指示，输入前无需用户进行边缘像素填充。

2、输出nxn矩阵用于做图像处理，输出数据有效带Valid标签。

对于3x3矩阵，用户调用的RTL接口列表将会如下所示(起名有点儿随意 )：

module bufWindow (
  input