Makefile改进

1.Makefile工作机制

在上一篇博客中，我们编写了一个这样的Makefile:

main:main.o add.o multiply.o
	gcc -o main main.o add.o multiply.o

main.o:main.c add.h multiply.h
	gcc -c main.c

add.o:add.c add.h
	gcc -c add.c

multiply.o:multiply.c multiply.h
	gcc -c multiply.c 

clean:
	rm main
	rm *.o

来完成对main这个工程的编译链接，并最终生成了可执行文件main。这里需要说明的是command并不一定是要写在依赖的下一行的，也可以跟依赖写在同一行，它们之间要用一个;来隔开，如果命令太长，也可以用一个反斜号‘\’来作为换行符，make对一行上有多少字符没有限制。

当我们输入make命令时，make会在当前目录下寻找名字为“Makefile”或者“makefile”的文件。如果make找到了该文件，那么它会找到该文件中的第一个target，在上面的Makefile中就是main，并且把这个文件作为最终的目标文件。如果main没有生成过或者它所依赖的某个目标文件被修改更新过，make会执行后面生成main的command语句来生成main。同样对于后面的中间目标文件也是如此，如果该中间文件没有生成过或者它所依赖的某个源文件被修改更新过，make会执行后面生成该中间文件后的command语句来生成它。

make会一层一层去找出文件的依赖性，直到编译出第一个指定的目标文件。make除了在当前目录下寻找依赖文件，也可以到指定目录下寻找。方法就是用Makefile文件中的特殊量"VPATH"来说明指定目录的路径。指定了这个变量后，make会首先在当前目录下找，找不到的时候就会去该变量指定的目录去找。当前目录永远是make最高级优先搜索的地方。

如果在寻找的过程中出错，比如某个依赖文件找不到，make就会直接退出编译并且报错。而对于Makefile最后一部分的clean来说，clean没有与中间目标文件或是最终目标文件关联，因此当我们仅输入一个make时，clean后面的语句默认是不执行的。我们可以通过make clean来显式地指定make执行clean后面的命令，关于clean的作用后面会具体解释。

2.Makefile中的变量

我们可以在Makefile中定义变量来简化Makefile，使之看起来更整洁。这里的变量与我们C语言编程中的变量概念不太一样，这里的变量与宏定义的概念比较接近，就是一种文本的替换。

仔细观察之前的Makefile，我们的编译器使用的都是gcc，倘若我们需要使用其他编译器，比如g++，那么我们需要把每一个gcc都修改一次，这样的确是一件麻烦的事情。这个时候我们就可以在Makefile的最前面定义一个变量来代表后面的gcc，这样我们修改编译器只要修改这个变量，后面的内容就不用动了，具体示例如下：

CC = gcc

main:main.o add.o multiply.o
	$(CC) -o main main.o add.o multiply.o

main.o:main.c add.h multiply.h
	$(CC)  -c main.c

add.o:add.c add.h
	$(CC)  -c add.c

multiply.o:multiply.c multiply.h
	$(CC)  -c  multiply.c 

clean:
	rm main
	rm *.o

定义了变量名之后，可以使用$(变量名)的语法来使用这个变量，这样如果需要使用其他编译器，只需要把第一行里的gcc改成对应编译器的名称即可。

同样的变量也可以替换多个文件，例如main的依赖文件太多，于是可以用一个变量来替换，示例如下：

CC = gcc
OBJS = main.o add.o multiply.o

main:$(OBJS)
	$(CC) -o main $(OBJS)

main.o:main.c add.h multiply.h
	$(CC)  -c main.c

add.o:add.c add.h
	$(CC)  -c add.c

multiply.o:multiply.c multiply.h
	$(CC)  -c  multiply.c 

clean:
	rm main
	rm *.o

3.Makefile自动推导

上面每一个中间目标文件都要写一遍依赖文件和编译规则是很繁琐的，所幸make具有自动推导的功能。只要make看到一个中间目标文件，它就会自动的把其对应的源文件加在依赖关系中，例如只要make找到一个中间目标文件add.o，那么add.c就会被认为是add.o的依赖文件，并且gcc -c add.c也会被推导出来。于是有了新的Makefile：

CC = gcc
OBJS = main.o add.o multiply.o

main:$(OBJS)
	$(CC) -o main $(OBJS)

main.o:main.c add.h multiply.h
add.o:add.c add.h
multiply.o:multiply.c multiply.h

clean:
	rm main
	rm *.o

以上两篇文章的内容完成了Makefile的基础，后续还有很多Makefile细节需要深入学习，加油噻～