- 博客(15)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 群晖搭建LDAP服务器实现一个账号登录DSM、Gitea、jellyfin
LDAP（轻量级目录访问协议）是一种用于访问和管理分布式目录服务的协议，它具有以下好处：集中管理用户身份认证和授权：LDAP提供了一种方法，使组织能够集中管理用户的身份认证和授权。通过将用户信息存储在一个中心化的目录服务中，管理员可以更轻松地管理用户账户、密码策略和权限。也就是说通过ldap 可以实现一个账号、密码可以登陆多个系统或者应用程序，只要他们支持LDAP。
2024-01-17 18:21:21
5263
3
原创 char*指针数据转换为QtByteArray的一个问题
之前有一个项目，需要接收来自其他地方的数据进行处理，由于是char指针类型，而且数据长度不固定，因此琢磨将其转换为QByteArray类型进行处理，但是没想到居然还有坑存在。不要盲目相信以前的经验，问题可能很简单，但是找起来是真的折磨人。出问题多看手册，这问题在网上还真难找到案例。
2023-03-18 17:52:05
2061
原创 ISE 14.7 FIFO 仿真学习
基于 ISE14.7 的 LogiCORE IP FIFO Generator 仿真学习，主要在于IP核的时序、使用以及注意事项，不会过多介绍FIFO的作用以及配置。
2022-10-08 21:12:21
1456
原创 debian安装后常见操作
虽说没人天天装系统，但是谁说得准呢，VM、esxi、 pve 、hyper 各种虚拟化平台，闲的没事瞎折腾呗。debian系统还是好用，用处也挺广，因此记录一下安装完成后常见操作.
2022-09-15 19:23:14
1867
原创 数模不分家-运放学习（一）
话说模数不分家，数字搞到头，还得看模拟，今天，温习一下以前的学的模电知识。----运放众所周知，运放最基本的三大使用方法加法、乘法、跟随。
2022-07-16 16:01:16
465
原创 LVDS,LVTTL,LVCOMS等常见电平标准
文章目录前言一、数据传输速率与距离二、电平标准1.差分信号2.单端信号前言我们常见的电平标准有很多，单端的例如LVTTL,差分的例如LVDS。但在实际使用时，却有以下几个问题。1.应该在哪里使用？2.有什么好处？3.有什么限制？一、数据传输速率与距离在高速率传输情况下，我们基本使用差分信号进行数据传输。我们得考虑数据需要传输多远，传输多快。从图中可以看出CML(Current-Mode Logic ) 和 LVPECL(Low-Voltage Positive-Emitter-C
2021-04-29 19:09:12
11450
2
原创 STM32 SPI发送波形
STM32 SPI发送波形文章目录STM32 SPI发送波形前言一、SPI的四种波形二、连续和不连续传输1.连续传输2.不连续传输三、实测波形总结前言本文主要内容为STM32 的SPI发送波形，不涉及相关软件配置，相关内容网络上一搜就有很多参考。一、SPI的四种波形 根据SPI协议，STM32发送的波形有四种可能，如图所示，主要分为两种时钟相位（CPHA）和时钟极性（CPOL）。关于时钟极性，也有很多人把它理解为第一个边沿，第二个边沿：也有人觉得CPHA=0时，时钟是从第一个边沿启动，这
2021-03-02 19:14:20
8231
6
原创 Spartan-6系列 FPGA IO口输出电流
这里写自定义目录标题欢迎使用Markdown编辑器新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、居右SmartyPants创建一个自定义列表如何创建一个注脚注释也是必不可少的KaTeX数学公式新的甘特图功能，丰富你的文章UML 图表FLowchart流程图导出与导入导出导入欢迎使用Markdown编辑器你好！ 这是你第一次使用 Markdown编辑器 所展示的欢迎页。如果你想学习如何使用Mar
2021-01-04 21:54:07
6237
原创 如何使用STM32CubeMX创建工程并加入Keil RTX操作系统
如何使用STM32CubeMX创建工程并加入Keil的RTX操作系统绪论STM32CubeMX配置部分Keil配置部分代码部分工程测试测试结果附录整个工程测试软件版本绪论在学习FreeRTOS的时候，就了解到Keil有一个RTX操作系统，听说其配合Keil 的Event Recorder调试非常好用。它的中断延迟很低，关键还和FreeRTOS一样，免费的。在网上找了一些资料之后，大都是直接使用Keil进行添加，于是结合官方资料和网上的资料，尝试在使用STM32CubeMX生成的工程中添加RXT操作系统
2020-06-20 16:35:08
5130
8
原创 Xilinx FFT IP v9.1的使用学习
概述该ip可以实现N=2m2^m2m点的DFT或者IDFT,(m=3~16).输入数据精度 bx= 8 – 34相位因子精度 bw= 8 – 34输入的数据类型：未缩放（全精度）的定点数缩放的定点数块浮点数可以在运行时配置变换点数有四种运算架构可供选择Pipelined Streaming I/ORadix-4 Burst I/ORadix-2 Burst I/...
2019-05-23 14:17:03
6674
7
原创 AXI4-STREAM DATA FIFO学习
如图是该fifo的配置图，vivado版本2018.2.AXI4-Stream Data FIFO 配置General OptionsComponent Name器件名字FIFO depthFIFO的深度，可以在16到32768之间变化，具体情况视情况而定，但要是2的n次幂。Enable packet mode使能包模式：此项设定需要TLAST信号被使能。FIFO的操作...
2019-05-17 21:48:36
20922
3
原创 FPGA组合逻辑设计——译码器
导读在数字电路中可以根据电路功能的不同分为组合逻辑电路与时序逻。组合逻辑组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。时序逻辑而时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。组合逻辑设计之译码器在次中将通过一个组合逻辑电路的设计再次熟悉 Quartus Pr...
2018-12-23 17:21:03
3006
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人