Xilinx FFT IP v9.1的使用学习

最新推荐文章于 2024-05-22 10:00:11 发布
最新推荐文章于 2024-05-22 10:00:11 发布
阅读量6.5k 收藏 78
点赞数 10
分类专栏： FPAG Verilog xilinx FFT
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/QQ286615275/article/details/90450727
版权
FPAG 同时被 3 个专栏收录
6 篇文章 2 订阅
订阅专栏
Verilog
5 篇文章 0 订阅
订阅专栏
xilinx
4 篇文章 0 订阅
订阅专栏

文章目录

概述

该ip可以实现N= 2 m 2^m 2m点的DFT或者IDFT,(m=3~16).

  • 输入数据精度 bx= 8 – 34
  • 相位因子精度 bw= 8 – 34
  • 输入的数据类型：
    1. 未缩放（全精度）的定点数
    2. 缩放的定点数
    3. 块浮点数
  • 可以在运行时配置变换点数
  • 有四种运算架构可供选择
    1. Pipelined Streaming I/O
    2. Radix-4 Burst I/O
    3. Radix-2 Burst I/O
    4. Radix-2 Lite Burst I/O

主要端口描述

name描述备注
s_axis_dataAXI总线输入
s_axis_config_tdata配置接口配置正反变换，变换长度，缩放倍数等信息
aclk时钟
s_axis_config_tdataAXI总线输出

相关标志信号

name描述备注
event_frame_started新帧当P核开始处理一个新帧
event_tlast_unexpected断帧数据未满一帧而 s_axis_data_tlast却置高
event_tlast_missing错帧数据满一帧而 s_axis_data_tlast却保持低电平
event_fft_overflow溢出计算结果溢出，在使用缩放定点和单精度浮点时才会出现，仅当溢出是有效选项时才出现。
event_data_in_channel_haltIP核需要数据而输入端口不能够提供数据
event_data_out_channel_haltIP核要输出数据但是输出缓冲区已满，只出现在非实时模式。
event_status_channel_haltIP核写状态寄存器但无法写入，只出现在非实时模式。

详细信息请查看官方数据手册。

配置通道

填充格式

Field NameWidthPaddedDescription
NFFT5Yes传输点的长度，就是FFT变换的实际长度，其值：N= 2 n 2^n 2n
CP_LENlog 2(maximum pointsize)Yes循环前缀长度，其值介于0到N之间，仅存在循环前缀插入勾选的时候
FWD_INV1 bit per FFT datachannelNo1为正变换，0为逆变换，一个数据通道一个bit
SCALE_SCH2 x ceil ( N F F T 2 ) \left(\frac{NFFT}{2})\right. (2NFFT​)No简单点说，就是设置缩放倍数，比如 SCALE_SCH = [01 10 00 11 10]就表示右移了（1+2+0+3+2）位，也就是缩小了256倍，那么计算的结果就要扩大256倍

那么在使用时，位宽的多少，是否填充，填充多少，这些都需要我们自己去计算吗？当然不用，Vivado IDE可以自动计算。就以NFFT为例，当我们勾选run time configurable时，我们可以看到s_axis_config_tdata 的位宽发生了变化，而且，具体的某一位代表什么也可以从中看出。

在这里插入图片描述
在这里插入图片描述

具体使用

Configuration Tab

在这里插入图片描述Channels：选择一个通道
Transform Length：选择1024，注意这个是最大长度，只果勾选了run time configurable，配置长度才可变。
Implementation Options：运算的架构，其资源与数据吞吐量如下图所示
在这里插入图片描述

Implementation Tab

在这里插入图片描述Data Format：选择Fixed Point，选择其它选项会发现资源使用暴增。

在这里插入图片描述
Scaling Options ：缩放选项，选择Scaled，同样有其它选项，但是资源使用量会暴增

因此，要合理权衡资源、运算速度、精度，选择合适的选项，如果资源太多用不完，当我没说。
Precision Options: 输入数据位宽和相位因子位宽。相位因子具体干什么用，我也不太清楚，看了下手册，好像和噪声有关，这里保持默认16bit即可，至于输入位宽，这里是指实部和虚部的位宽，实际上输入应是32bit。可以看到，高16位是虚部，低16位是实部。输出数据同理。
在这里插入图片描述
Control Signals: 选择复位信号，至少保持两个周期。
Output Ordering：输出时自然序列还是倒序。
其它保持默认选项，都不勾选，如果有需要使用的，可以查阅官方手册。因为这些配置已经可以进行正常的运算了。

Detailed Implementation Tab

在这里插入图片描述
这里主要选择资源的使用类型，比如是否使用BRAN，是否使用乘法器，用多少什么的，同样，权衡资源与速度，保持默认即可。
最后看一下Latency，这个与你计算的点数，实际时钟屏率，选择资源类型有关，所以这个Latency仅供参考。
在这里插入图片描述

仿真测试

在生成IP核以后，将其导出，然后进行仿真验证，在这里我选用ModelSim，个人建议不要选择Vivado自带的仿真，个人感觉有卡又慢又难用。然后还需要Matlab生成波形和验证结果。什么？没有Matlab，那你搞什么FFT，赶快去装一个。有了Matlab，我们可以更方便的进行仿真。

初始化部分代码
首先，需要初始化CONFIG_tdata，其一共有16个bit（为什么是16bit，去IP核配置界面自己看）这里，我们选用正变换，所以最低一个bit为1，然后10个bit是缩放因子，2个一组，选择缩放32倍，剩下的用0填充。所以结果因该是这样：

assign S_AXIS_CONFIG_tdata = 16'b0000_0_01_01_01_01_01_1;

M_AXIS_DATA_tready这个一直拉高即可，详情请看AXI协议。

assign M_AXIS_DATA_tready = 1'b1;

定义变换的最大点数：

 parameter MAX_SIZE=16'd1024 - 1;

然后我们需要1024个数据，这1024个数据采用Matlab生成，然后ModelSim读取。

reg[15:0]  memory[MAX_SIZE:0];//测试波形数据存储空间
initial   $readmemh("./sin_bit.txt",memory);//读取原始波形数据读到memory中

我们还需要将FFT的输出数据导出，然后由Matlab分析查看结果。

 integer handle1;
 initial
 	begin//sequence block    
     handle1 = $fopen("fsave.txt");       
     #5000;  
     @(negedge M_AXIS_DATA_tvalid);//等待数据输出完毕
     #5000;
     $fclose(handle1);
     $stop;
   end 
   
   always @(posedge aclk)
   begin
   	if(M_AXIS_DATA_tvalid)        
   		$fwrite(handle1,"%d  %d \n",M_AXIS_DATA_tdata[31:16],M_AXIS_DATA_tdata[15:0]);        
   end

剩下的就是控制传输数据。

 always @(posedge aclk)
   begin
       if(all_en)
           begin
           cnt <= cnt + 1'b1;
           if(cnt == 0)     
           begin     
               S_AXIS_CONFIG_tvalid  <=1;    
           end
           else if(cnt == 3)
               S_AXIS_CONFIG_tvalid  <= 0;
           else if(cnt == 5)
           begin    
               S_AXIS_DATA_tvalid <= 1;
               index = 0;
           end        
           else if(cnt == MAX_SIZE + 5)
           begin        
               S_AXIS_DATA_tlast <= 1'b1;                            
           end
           else if(cnt == MAX_SIZE + 6)
           begin
               S_AXIS_DATA_tvalid <= 1'b0;
               S_AXIS_DATA_tlast <= 1'b0;
           end
           if(S_AXIS_DATA_tlast)
   			index <= 'd0;
   		else if(S_AXIS_DATA_tvalid)
               index <= index +1;
       end
   end

确认代码无误后，开始仿真，仿真主要看一下有没有错误发生，如果有，检查一下错误的原因，没有错误接下来就用Matlab处理数据。
在这里插入图片描述
先用Matlab生成测试的波形：

F1=1000000;     F2=500000;     F3=1500000;    %信号的频率
Fs= F1*4;%采样频率
A1=135;         A2=296;        A3=502;        %振幅
P1=50;          P2=-60;        P3=110;        %信号初始相位
ADC = 400;                                    %直流分量
N=1024;%采样点数为N
WIDTH = 12;%信号位宽
t=0:1/Fs:(N-1)/Fs;%采样时刻
s= ADC+A1*cos(2*pi*F1*t+pi*P1/180)+A2*cos(2*pi*F2*t+pi*P2/180)+A3*cos(2*pi*F3*t+pi*P3/180);%生成信号
plot(s);%绘制图形
title('原始波形');
figure

在这里插入图片描述由于采样点数过高，这个图估计连它亲娘都不认识，所以还是看函数吧。
我们将生成的波形文件放到ModelSim中仿真，完成后，再将生成的波形文件和Matlab的FFT结果对比，这里需要注意的是，我们在IP核中，设置了放缩，所以在Matlab中需要将IP核的结果乘以32.
在这里插入图片描述
然后以下是Matlab和IP核的结果对比，将计算得到的数据分别转成了幅度-频率图和相位-频率图。可以发现，两者之间误差很小。
在这里插入图片描述在这里插入图片描述

参考资料

官方手册
Xilinx FFT IP v9.0 使用
VIVADO FFT核的实现
基于MATLAB的FFT分析
matlab关于fft的应用（一）
[数字信号处理]Matlab做fft时点数N怎么选取

三_思
关注
  • 10
    点赞
  • 踩
  • 78
    收藏
    觉得还不错? 一键收藏
  • 7
    评论
专栏目录
Xilinx FFT使用说明和测试
weixin_43956013的博客
10-24 762
本文主要介绍Xilinx FFT IP的使用方法。
Vivado Xilinx FFT快速傅里叶变换IP核详解
04-30
自己阅读XILINX　FFT　IP核整理的中文文档 快速傅里叶变换v9.0 IP核指南 ——Vivado设计套件 介绍：Xilinx FFT IP核是一种计算DFT的有效方式。 特点：•前向变换（FFT）和反向变换（IFFT）在复数空间，并且...
基础006_pg109_IP-Xfft
weixin_34082177的博客
05-09 344
作者：桂。 时间：2018-05-09  07:20:48 链接：http://www.cnblogs.com/xingshansi/p/9012232.html  前言 简要记录xilinx FFT的IP核使用。参考：pg109-xfft.pdf 一、综述 支持FFT点数（8~65536）：  精度： 三种工作模式： 浮点（Full-precis...
Xilinx FFT IP使用总结
weixin_39789553的博客
01-13 5770
Xilinx FFT IP使用总结一、概述二、FFT IP 配置过程1、步骤一：配置FFT 点数及工作模式2、步骤二：配置数据格式、输出数据顺序、循环前缀等信息3、步骤三：配置内部资源优化选项4、步骤四：查看生成了FFT信息，重点注意生成参数的格式三、FFT IP的test bench四、FFT结果及时序分析1、整体时序波形2、FFT输入数据时序波形3、FFT输出结果时序波形4、FFT输出结果分析1）FPGA计算结果2）matlab计算结果3）结果比对五、基2突发、基4突发、pipeline三种模式资源占用
Vivado中的FFT IP核使用
HackEle的博客
05-22 222
点击蓝字关注我们关注、星标公众号，精彩内容每日送达 来源：网络素材1、调用IP核该IP核对应手册pg109_xfft.pdf，首先按照图片找到IP核：2、配置界面介绍本小节主要介绍Fast Fourier Transform9.1这个IP核配置界面的一些选项：第1页：Configuration图1表1 Configuration界面介绍第2页：Implementation图2表2 Implemen...
关于FPGA工程的IP核升级的方法总结
endure的博客
03-23 8195
记录下FPGA编译器版本不一致导致的ip核升级的解决方法，以备后面查阅。 1.Quartus：若quartus版本与工程所使用的quartus版本不一致，编译会出现下面的错误。 解决方法：将工程中ip核对应的.qip文件删掉，重新编译即可生成新的.qip文件，可以完成更新。 2.对xilinx而言，版本不同也存在ip核升级的问题。如下图所示，ip核被锁住。 解决方法： 方法一：直接选中上图中被锁...
数字信号处理（二）：Xilinx FFT IP核详解（一）
FPGA_Designer
07-01 7117
引言：FFT（快速傅里叶变换）在雷达信号处理、图像处理、无线通信等行业有着广泛的应用。本文及后续几篇文章，我们针对Xilinx的FFT IP核v9.0提供详细介绍。本文作为开篇，介绍以下内容： Xilinx FFT IP核的特性 Xilinx FFT IP核输入输出接口介绍 1.Xilinx FFT IP核特性 图1、Xilinx FFT IP核 Xilinx®LogiCORE™ IP快速傅立叶变换（FFT）核实现了Cooley-Tukey-FFT算法，这是计算离散傅立叶变换（DFT）的有效方法
xilinx FFT IP核使用例程（有仿真与源码）
最新发布
05-23
本examples 是风中月隐编写的针对xilinx FFT IP 的使用demo，通过仿真验证了以下功能： 1） 可动态配置FFT得点数； 2） 可出算出输入信号得频率； 3） 可计算出FFT得幅度峰值； 4） 验证了输入I/Q顺序对FFT输出结果...
Xilinx vivado FFT IP核v9.0官方手册 pg109
01-16
《Xilinx Vivado FFT IP核v9.0官方手册》是Xilinx公司为开发者提供的一份详尽的技术文档，主要用于指导用户如何在FPGA（Field Programmable Gate Array）设计中集成和使用FFT（Fast Fourier Transform）IP核。...
Xilinx FFT IP CORE（V7.1）的调用与仿真（自编程序）
02-08
1、使用用ISE14.7+Modelsim10.5联合仿真，工程内含TestBench...2、FFT IP CORE采用Radix-2 Burst I/O结构，数据长度为8，unscaled模式; 3、FFT输入数据可在TestBench文件中通过时序输入，也可通过TEXTIO读取数据文件。
XILINX FFT IP核选项卡配置总结
GUANG_GUZI的博客
12-04 1817
本文章详细介绍了XILINX提供的FFT IP核在vivado设计软件中选项卡的配置内容，对于使用过程中的有可能遇到的问题，笔者也尽可能准确的还原官方文档中提供的信息，希望各位看完本篇文章，能够快速上手对于该IP核的配置选择，后续端口介绍也会尽快更新。
深入浅出解释FFT（四）——fft分析信号频率和相位
输出每日所学，供大家学习使用
10-04 1万+
很基础的问题往往很重要，做仿真时候有一个点的差错都会导致结果的错误。在网上找了前人写的东东，总结下希望对大家有帮助，让大家少走一些弯路。 信号的时域采样点N和频域采样点数相同 %################################################################## clear all; close all; Adc =1.25; %直流分量幅度 A1 =1; %频率F1信号的幅度 A
深入浅出理解FFT算法。通俗易懂，xilinxIP核仿真
weixin_41673690的博客
05-12 4925
深入浅出理解FFT算法，通俗易懂，用xilinxIP核心仿真 1、前言：傅里叶变换：时域到频域的转换 FS连续时间周期傅里叶级数->DFS离散傅里叶级数->FT连续时间非周期信号的傅里叶变换-> DTFT离散时间傅里叶变换->DFT离散时域傅里叶变换->DFT离散频域傅里叶变换->FFT快速傅里叶变换 其中， FS、DFS、FT都是连续信号，必须经过采样计算机才能处理 DTFT是对时间域采样，时域离散化则频域连续，对于连续的频域计算机是不能处理的 DTFT时域采样所以频
Xilinx FFT IP v9.0 使用
热门推荐
shichaog的专栏
04-19 3万+
该ip用于实现点FFT的变换， 实现的数学类型包括： A)      定点全精度 B)      定点缩减位宽 C)      块浮点 每一级蝶型运算后舍入或者取整。对于N点运算，FFT还是逆FFT，scaling策略以及循环前缀的长度是运行时可配置的，可随帧改变，改变变换点数会复位FFT ip核。  有四种可选择的FFT的实现架构： 1）  PipelinedStreaming
ModelSim仿真FFT核无法仿真解决方法（Qsys）
qq_24025329的博客
03-18 3312
一、平台与环境 1、仿真环境：ModelSim-altera 10.3 2、FPGA设计环境：Quartus ii 15.0 3、操作系统：Windows 10 二、问题叙述 最近笔者在调试Altrera FPGA自带的FFT核，在使用ModelSim仿真的时候出现了以下错误： 错误提示Instantiation or 'FFT_out' failed.The design unit ...
FFT运算的用途（经典）
12-25 3553
FFT运算的用途（经典）作者： 杨哲瑜 前几天一个大三的问我FFT怎么去分析音频信号，虽然以前写过 FFT的运算程序，但是并不知道具体是怎么用的，我上网找了很 多资料，也没有写它的用法，看《数字信号处理的书》太厚，实 在看不下去，后来他传给我一点资料，看了下，感觉很好，现在 分享给对此有兴趣的同学~~ FFT是离散傅立叶变换的快速算法，可以将一个信号变换
FFT 9.0 IP的configure 信息进不去
zhangduojia的博客
06-18 703
问题：部分代码如下，仿真时从module引出的信号却是高阻态（ZZ）：  parameter [7:0] config_tdata = 8'd1; parameter config_tvalid = 1'd1; reg [7 : 0]     s_axis_config_tdata = config_tdata     ; reg              s_axis_config_tva...
基于FPGA的FFT算法实现
zhangningning1996的博客
04-05 2万+
基于FPGA的FFT算法实现项目简述FFT IP的定制及详解Block Design设计仿真结果 项目简述 前面的一篇博客我们已经讲解了FFT算法的发展历程，至于FFT的原理感兴趣的同学可以查阅书本数字信号处理，书本上面的知识特别详细，这里我也就不多说了。接下来我们将利用FPGA实现FFT算法，我们本次实验会利用IP核来实现，但是后面的文章会讲解verilog实现FFT过程。 本次实验所用到的软硬...
xilinx fft ip核
09-09
可以使用Xilinx FFT IP核的Verilog代码实现FFT功能。你可以从提供的代码下载链接中获取相应的代码和工程文件。 观察引用中的图表，可以看到Xilinx FFT IP核可以用于处理具有不同频率的信号。这个例子展示了一个采样...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 7
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值