(1)DLCK:data clock 每来一个时钟电子枪移动一个像素,时钟的频率肯定不能太快或太慢
通过芯片手册发现,典型值:51.2MHz 最小45MHz,最大57MHz
(2)当电子枪移动到最右边的时候,收到了一个HSD(HSYNC)的低电平信号就从最右边-->最左边
(3)当电子枪移动到最下边的时候,收到了一个VSD(VSYNC)的低电平信号就从右下边-->左下角
(4)颜色的数据来自RGB的三组线
(1)DLCK:data clock 每来一个时钟电子枪移动一个像素,时钟的频率肯定不能太快或太慢
通过芯片手册发现,典型值:51.2MHz 最小45MHz,最大57MHz
(2)当电子枪移动到最右边的时候,收到了一个HSD(HSYNC)的低电平信号就从最右边-->最左边
(3)当电子枪移动到最下边的时候,收到了一个VSD(VSYNC)的低电平信号就从右下边-->左下角
(4)颜色的数据来自RGB的三组线