RISC-V 向量指令集研究(二)

最新推荐文章于 2024-05-30 16:17:47 发布
最新推荐文章于 2024-05-30 16:17:47 发布
阅读量1.1k 收藏 13
点赞数 2
文章标签： risc-v 算法
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/RISCV_SDU/article/details/128521128
版权

三、玄铁c910中的向量指令集

对于矢量浮点指令，只有矢量浮点扩位转换指令和矢量浮点缩位转换指令可在元素位宽为 8 时正常执行，其他矢量浮点指令必须在元素位宽为 16/32/64 时执行，否则产生非法指令异常；矢量整型指令可支持元素位宽为 8/16/32/64 的计算。
每条指令位宽为 32 位，指令按英文字母顺序排列。
缩写含义如下：

  1. VLEN：矢量寄存器位宽，C910 中为 128。

     2. VLMAX：当前矢量寄存器组最大元素个数，VLMAX=VLEN/SEW*LMUL。

玄铁c910中向量指令集主要分为三类，共394条，具体为：

• 矢量整型指令

• 矢量浮点指令

• 矢量加载存储指令

按照具体功能分，有如下:

  1. 矢量控制指令
  2. 矢量 MISC 指令
  3. 矢量缩减指令
  4. 矢量乘法乘累加指令
  5. 矢量移位指令
  6. 矢量整型加减法指令
  7. 矢量整型比较指令
  8. 矢量整型最大值/最小值指令
  9. 矢量整型除法/取余指令
  10. 矢量元素排序操作指令
  11. 矢量整型定点加减法指令
  12. 浮点运算指令
  13. 矢量浮点比较指令
  14. 浮点传送指令
  15. 浮点数据类型转换指令
  16. 浮点缩减指令
  17. 浮点分类指令
  18. 矢量加载存储指令
  19. 矢量原子指令
  20. 矢量 SEGMENT 指令

四、 github上的向量协处理器

1、希腊人写的向量协处理器 挂在双发射处理器上

上传者：

1、模块介绍

模块名详情
vrrm寄存器映射，分配
Vis基于计分板，发射级，
Vex执行阶段，包含矢量通道、环绕逻辑和连接。
Vex_pipe执行通道，包括多个执行单元
Vmu向量存储单元
Vmu_ld_engLoad
Vmu_St_engStore
Vmu_tp_eng数据预取

2、包含的指令：

|  Memory Operations  | Integer Operations  |
|:-------------------:|:-------------------:|
|  vfld               |vadd                 |
|  vflh               |vaddi                |
|  vflsd              |vaddw                |
|  vflsh              |vaddiw               |
|  vflsw              |vsub                 |
|  vflw               |vsubw                |
|  vflxd              |vmul                 |
|  vflxh              |vmulh                |
|  vflxw              |vmulhsu              |
|  vlb                |vmulhu               |
|  vlbu               |vmulwdn              |
|  vld                |vdiv                 |
|  vlh                |vdivu                |
|  vlhu               |vrem                 |
|  vlsb               |vremu                |
|  vlsbu              |vsll                 |
|  vlsd               |vslli                |
|  vlsw               |vsra                 |
|  vlswu              |vsrai                |
|  vlw                |vsrl                 |
|  vlwu               |vsrli                |
|  vlxb               |vand                 |
|  vlxbu              |vandi                |
|  vlxd               |vor                  |
|  vlxh               |vori                 |
|  vlxh               |vxor                 |
|  vlxhu              |vxori                |
|  vlxhu              |vseq                 |
|  vlxw               |vslt                 |
|  vlxwu              |vsltu                |
|  vsb                |vrelu                |
|  vsd                |vstep                |
|  vsh                |vbrelu               |
|  vssb               |vprelu               |
|  vssd               |vradd                |
|  vssh               |vrand                |
|  vssw               |vror                 |
|  vsw                |vrxor                |
|  vsxb               |                     |
|  vsxd               |                     |
|  vsxh               |                     |
|  vsxub              |                     |
|  vsxud              |                     |
|  vsxuh              |                     |
|  vsxuw              |                     |
|  vsxw               |                     |
|  *vtplcfg*          |                     |
|  *vtpl*             |                     |

其中，vtplcfg、vtpl为自定义指令

3、架构图

  1. 代码
Vstruct.sv结构体文件，打包信号用
Vrrm.sv寄存器重新映射
Vrat.sv寄存器别名表
Vis.sv向量指令发射级
Vrf.sv向量寄存器文件
VEX.SV执行级的顶层
Vex_pipe.sv每一lane的流水线
Vmu.Sv向量内存单元
vmu_ld_engLoad单元
vmu_st_engStore单元
vmu_tp_eng预取单元

Vector lane

并行计算机体系结构 #1 向量处理器 - 知乎

将阵列架构中的ALU替换为向量处理单元，在计算每一个元素时也进行流水线。现代向量扩展都会在硬件中自动实现这种形式。在这种架构中，每一个流水线向量单元也被称为“vector lane”。SIMD宽度就等于vector lane的数量。

  1. vrrm=Register Remmaping

（1）指令种类

  • 配置指令
  • 内存指令
  • 数据预取配置指令
  • 数据预取指令
  • 加载指令

（2）指令流输入

包括如下信息：

Src1，src2 索引，dst索引

32位的src1数据和32位的src2数据，7位的microop

（3）指令流输出

Src1，src2 索引，dst索引

新增iszero信号：store指令和扩展指令不写回dst

Remap在rat模块中完成

2、vrat=Vector Register Aliasing Table

用32个表项暂存寄存器信息，看起来是向量物理寄存器堆，一写三读 ，写入指令信息，

3、vis

4、vrf

5、vex：
执行级的每个pipe 包括整型和浮点两个ALU

6、vmu

五、github上的ara

1、22nm 1.7Ghz 16路执行

本文章仅供学习交流，如有引用请标注出处。

山东大学RISC-V芯片研究实验室
关注
  • 2
    点赞
  • 踩
  • 13
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
riscv-card指令集手册
12-09
高清RISC-V指令集手册，RISC-V开发须备. RISC-V（英文读作“risk-five”），是一种全新的指令集架构。“V”包含两层意思，一是这是Berkeley从RISC I开始设计的第五代指令集架构；二是它代表了变化（Variation）和向量（Vectors）。 2016年，RISC-V基金会（Foundation）正式成立开始运作。RISC-V基金会是一个非营利性的组织，负责维护标准的RISC-V指令集手册与架构文档，并推动RISC-V架构的发展。RISC-V架构的目标如下。 成为一种完全开放的指令集，可以被任何学术机构或商业组织所自由使用。 成为一种真正适合硬件实现且稳定的标准指令集。 RISC-V基金会负责维护标准的RISC-V架构文档和编译器等CPU所需的软件工具链，任何组织和个人可以随时在RISC-V基金会网站上免费下载（http://www.riscv.org）。 RISC-V的推出以及基金会的成立，受到了学术界与工业界的巨大欢迎。著名的科技行业分析公司Linley Group 将RISC-V评为“2016年最佳技术”。 开放而免费的RISC-V架构诞生，不仅对于高校与研究机构是个好消息；为前期资金缺乏的创业公司、成本极其敏感的产品、对现有软件生态依赖不大的领域，都提供了另外一种选择，而且得到了业界主要科技公司的拥戴。众多的芯片公司已经开始使用（譬如，三星、英伟达等）或者计划使用RISC-V用于其产品。 以RISC-V架构为基础的英文教材、中文教材都相继推出了。随着越来越多的公司和项目开始采用RISC-V架构的处理器，相信RISC-V的软件生态也会逐步壮大起来。
RISC-V 向量扩展指令集 - V Vector Extension
03-02
这是一份关于向量扩展的详细技术文档，内容覆盖了向量指令集的多个关键方面，如向量寄存器状态映射、向量指令格式、向量加载和存储操作、向量内存对齐约束、向量内存一致性模型、向量算术指令格式、向量整数和浮点算术指令、向量归约操作、向量掩码指令、向量置换指令、异常处理以及标准向量扩展等。 首先，文档定义了向量元素和向量寄存器状态之间的映射关系，并阐述了向量指令的格式。在此基础上，提出了配置设置指令，如vsetvl、ivsetiv和vlsetvl，用于设定向量长度（VL）和向量对齐长度（AVL）。 接着，文档详细说明了向量加载和存储操作，以及向量内存对齐和一致性模型。这些模型确保了向量操作的高效性和准确性。 然后，文档介绍了向量算术指令格式，包括向量整数、固定点和浮点算术指令。这些指令支持广泛的数学运算，为高性能计算提供了强大的支持。 此外，文档还涉及向量归约操作、掩码指令和置换指令，这些指令增强了向量操作的灵活性和功能性。 最后，文档讨论了异常处理机制，并列举了标准向量扩展指令列表。这些扩展指令为向量处理器提供了丰富的功能集，使其能够适应不同的应用场景和性能需求。
能综合验证的RISCV内核开源项目调研选择
pocean2012的博客
05-03 719
考虑维度：资源需求，开放程度，学习难度，工具链资源。最好是国产FPGA支持，或者开源EDA工具链支持。目标还是寻求一款在FPGA上低成本跑起来并能够支持一定的程序开发，最好实现一款能把RT-THREAD或FREERTOS跑起来的MCU.
基于RISC-V的微控制器开发板-电路方案
04-21
基于RISC-V的微控制器开发板 RISC-V简介: 厌倦了当下的计算机芯片的局限性及其相关的知识产权限制，加州大学伯克利的一个研究小组，正在推动一个开源的替代方案。RISC-V指令集架构最初是开发用来帮助大学计算机架构的教学，但是，现在它的开发者想将它变成主流，帮助推动云计算和物联网等发展。 RISC-V 的开发者之一是David Patterson，他也在80年代参与制作了RISC 指令集。主流芯片架构（英特尔和ARM）都受专利保护，而即便付了授权费，指令集也十分复杂，需要很大的工作量才能让其适应具体的工作需求。而RISC-V做到了开源，免除了昂贵的授权费。这个新的指令集叫做RISC-V，“V”包含两层意思，一是这是Berkeley从RISC I开始设计的第五代指令集架构，二是它代表了变化（variation）和向量（vectors）。 产品规格 MCU - SiFive Freedom E310（FE310）32位RV32IMAC处理器@最高320+ MHz（1.61 DMIPS / MHz） 存储 - 128-Mbit SPI闪存（ISSI IS25LP128） 扩展 - 带有JTAG，GPIO，PWM，SPI，UART，5V，3.3V和GND的两个14引脚接头 杂项 - 1个复位按钮，16 MHz晶振 电源 - 通过头上的引脚1 5V; 工作电压:3.3 V和1.8 V 尺寸 - 38 x 18毫米（估计） 许可证 - CERN开放硬件许可证v1.2
RISCV-V-1.0向量扩展指令集学习
darknessdarkness的博客
12-22 2345
大部分内容翻译自 riscv-v-spec-1.0 部分参考：
RISC-V指令集探索
weixin_44865168的博客
10-29 907
RISC-V指令集是一种矢量指令集，与SIMD的固定长度指令集不同。对于RISC-V指令集来说，其vector长度可变（通过VLEN或者SLEN参数控制），多个vector可以合并为一个更大vector使用（通过VMUL参数控制）。 一、 矢量长度控制寄存器 VMUL：控制多个vector合并为一个更大的vector，得到更少但是更长的向量寄存器，被允许的向量名字必须是偶数名字，例如：VMUL = m2 {v0,v2,v4…}, VMUL = m4 {v0,v4,v8…} ， VMUL = 1 {v0， v
RISCV 向量指令集和NICE接口学习笔记
张竞豪的博客
04-05 6775
名词解释 ELEN 向量中单个元素的最大长度，bit为单位，要求ELEN>=8，且为2的幂 VLEN 向量寄存器的位数，bit为单位，要求VLEN ≥ ELEN，并且必须是2的幂 SLEN 分段距离（The striping distance in bits），要求必须为VLEN ≥ SLEN ≥ 32，并且必须为2的幂，这个暂时没懂 SEW 标准元素宽度，以bit为单位，指向量中一个元素占向量寄存器中的位数 LMUL 向量寄存器分组数 寄存器定义 v0-
RISC-V 向量指令集研究 (一)
RISCV_SDU的博客
12-28 2455
传统的通用处理器都是标量处理器，一条指令执行只得到一个数据结果。但对于图像、信号处理等应用，存在大量的数据并行性计算操作，这个时候，提高数据的并行性从而提高运算的性能就显得尤为重要。因此，SIMD技术应运而生。SIMD的英文全称是Single Instruction Multiple Data，即单指令流多数据技术，SIMD的概念是相对于SISD（Single Instruction Single Data，单指令流单数据）提出的。
RISC-V V向量指令集学习笔记——访存指令
qq_41724469的博客
08-04 3614
RISC-V V向量指令集学习笔记——访存指令
RISC-V指令集
qq_38798111的博客
03-21 1488
RISC-V还是一个非常年轻的指令集架构，同时其十分瞩目精简、开源的特性也十分有利于我们学习，所以在未来的一段时间内，将把主要精力放在对RISC-V的指令集架构，包括基本指令集和拓展指令集的学习，不定时在此更新
RISC-V向量指令初探
qq_43954212的博客
08-09 612
RISC-V向量指令开幕
risc-v v向量扩展指令手册
08-19
完整的risc-v向量扩展指令集手册，risc-vector extend，官方版本
《开源指令集RISC-V手册》May 31, 2016
11-13
RISC-V，“V”包含两层意思，一是这是Berkeley从RISC I开始设计的第五代指令集架构，二是它代表了变化（variation）和向量（vectors）。2016年初的Workshop上，RISC-V基金会成立，成员中包括了Google、惠普、Oracle...
使用vs2019写vue
rush_peng的博客
06-17 6465
VUe基础 1.用vs2019，创建空项目，然后右键，添加项，选择html；写html双击table快捷键，会自动开发弹出html通用模板： 2.将写好的html文件，右键单击，然后选择在浏览器中查看，就可以看到编译后的结果： 3.使用vue，要在第一行引用vue， <script src="https://cdn.jsdelivr.net/npm/vue/dist/vue.js"></script> 其他的具体基本应用见代码 <html xmlns="http://www.w
RISC-V向量指令扩展（二）
qq_43954212的博客
08-29 2630
risc-v向量指令寄存器CSR详细介绍
RISC-V常用指令总结（附完整PDF）
weixin_42302660的博客
02-10 7375
在设计CPU的过程中，整理了RISC-V指令集，方便在设计和使用CPU的时候查询。 链接：https://pan.baidu.com/s/1q9ttXjjx2mJsTvg2ZJgjiQ 提取码：72xa CONTENT CONTENT Revision History 1 Register File 1.1 GPR 1.2 FGPR 1.3 Vector Registers 1.3.1 Vector CSRs 1.3.1.1 Vector type register (vtype) .
HNU-计算机体系结构-实验1-RISC-V流水线
wolf的博客
05-29 661
RISC-V流水线实验
Leecode---347：输出前k个高频元素（使用unordered_map）
最新发布
qq_41920323的博客
05-30 339
unordered_map实现输出前k个高频元素
算法每日一题（python,2024.05.24) day.6
L613Z的博客
05-27 613
数字比较型可以用双指针法寻找数字相同（或构成其他关系）的俩个数值（或其他类型），涉及到与数值有关的列表问题可以思考到sort()排序方法加以辅助。
risc-v 指令集解析
07-02
### 回答1： RISC-V是一种开放源代码的指令集架构，它具有简洁、高效、可扩展的特点，被广泛应用于各种计算机和嵌入式系统中。其指令集设计遵循了精简指令集计算机（RISC）的原则，着重于简化指令的设计和保持指令的一致性。 RISC-V指令集的特点包括以下几个方面： 1. 可扩展性：RISC-V提供了基本指令集（RV32I/RV64I）以及多个标准的扩展指令集，如浮点指令集（F）、向量指令集（V）等，用户可以根据需求选择不同的扩展指令集进行系统设计。 2. 模块化设计：RISC-V的指令集可以根据应用的需求进行灵活的扩展和定制，用户可以根据具体的应用场景选择需要的指令集模块，这种模块化的设计使得RISC-V非常适用于各种嵌入式系统。 3. 兼容性：RISC-V的指令集被设计为向后兼容的，因此可以支持旧有的指令集扩展，同时为未来的指令扩展提供了一定的灵活性。 4. 简洁性：RISC-V的指令集设计比较简单，仅包含了约50条基本指令，这样的设计使得指令集具有更高的可读性和易扩展性。 5. 跨平台：RISC-V是一种开放源代码的指令集架构，可以在不同的硬件平台上运行，由于其开放性，各种厂商可以基于RISC-V进行自主研发，使得更多的创新可以被应用于不同的领域。 总体而言，RISC-V指令集具有可扩展性、模块化设计、兼容性、简洁性和跨平台的特点，这使得它成为一种理想的指令集架构，被广泛应用于各种计算机和嵌入式系统中。 ### 回答2： RISC-V是一种开源指令集架构（Instruction Set Architecture，ISA），在计算机体系结构中被广泛应用。它的名称中的“RISC”代表精简指令集计算机（Reduced Instruction Set Computer），而“V”代表着第五个版本。 RISC-V指令集的设计目标是简单、通用且可扩展，在不同应用领域都能得到广泛应用。它提供了基本的指令集，包括加载/存储指令、算术和逻辑操作指令、分支和跳转指令等，以及一些扩展指令集，如浮点数指令集和向量指令集。 RISC-V的指令集设计非常清晰，指令长度为32位，分为不同的格式（R、I、S、B、U、J），根据格式的不同，指令字段的划分也不同。RISC-V的指令集包含了大约50个基本指令，这些指令的功能非常基础，但足以满足大部分计算任务的需求。 RISC-V的设计原则之一是可扩展性。它提供了不同的标准扩展集，可以根据需求灵活地增加指令功能。这些扩展集包括浮点数扩展（F）、向量扩展（V）和安全扩展（S）。通过使用这些扩展集，可以使RISC-V处理器支持更多的功能，从而满足不同领域的需求。 总的来说，RISC-V指令集的设计目标是提供一种简单、通用和可扩展的架构，使得它可以广泛应用于各种不同的系统和领域。它的开放源代码和友好的许可协议使得它在学术界和工业界都受到了广泛的关注和采用。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值