- 博客(30)
- 问答 (1)
- 收藏
- 关注
RSS订阅原创 pytest
数据驱动就是数据的改变从而驱动自动化测试的执行，最终引起测试结果的改变，简单来说，就是参数化的应用，数据量小的测试用例可以使用代码的参数化来实现数据驱动，数据量大的情况下使用结构化的文件（例如yaml，json）来对数据进行存储，然后用测试用例读取这些数据应用：app、web、接口自动化测试测试步骤的数据驱动测试数据的数据驱动配置的数据驱动对象：键值对的集合，用冒号“：”表示数组：一组按次序排列的值，前加 “-”纯量：单个的，不可再分的值字符串布尔值整数。
2023-09-11 06:36:11
181
原创 python -常用库及内置内置库
其中，文件名是要打开的文件的名称，模式是文件的打开模式。比如"r"表示只读模式, "w"表示只写模式, "a"表示追加模式等.它使用了上下文管理器的语法，能够自动地在打开和关闭文件时调用相应的清理操作。就会在该文件夹中创建example.log文件用来存放相应的日志文件。这个例子中打开了文件example.txt，并且读取里面的所有内容。概念：json是用于存储和交换数据的语法，是一种轻量级的数据交换格式。在对应的目录下创建了一个名为my.yaml的文件。需要打印更多的时间信息需要天街更多的参数。
2023-08-04 14:42:47
411
原创 Git工具
git是目前世界上最先进的分布式版本控制系统git的优点是：适合分布式开发，强调个体公共服务器压力和数据量都不会太大速度快，灵活任意两个开发者之间很容易解决冲突离线工作。
2023-07-15 20:47:17
184
原创 python-装饰器
简而言之， 闭包的特点就是内部函数引用了外部函数中的变量。在Python中，支持将函数当做对象使用，也就是可以将一个函数当做普通变量一样用作另一个函数的参数和返回值。闭包中被内部函数引用的变量，不会因为外部函数结束而被释放掉，而是一直存在内存中，知道内部函数被调用结束。当被装饰的函数存在参数，则需要在内部函数传入形参，并在函数调用时传入参数。step1:定义一个外部函数，外函数有一个形参，接受被装饰的函数对象。step2:定义一个内部函数，内部函数内调用传入函数。实现一个计时器的装饰器，计算函数执行时间。
2023-07-10 16:50:34
95
原创 python-错误与异常
print(f'这是一个异常{msg}')raise MyException(f'值错误{num}')else:print(f'设置的年龄{num}')运行结果是：这是一个异常值错误-10raise MyException(f'值错误{num}')__main__.MyException: 值错误-10。
2023-07-07 09:34:03
54
原创 python-多态
运算符的多态显示+号 数字➕数字 print(1 + 1) 字符串拼接：print('shaoqiran'+'woaini') 合并：print([1,2]+[3,4]) len()函数 可以接受字符串 print(len('hogwarts')) 返回可迭代对象中元素的个数 可以接受列表print(len([1,2,3,4])) 返回列表中元素的个数
2023-07-06 22:59:13
53
原创 python-函数
def：函数定义关键词function_name:函数名称():参数列表放置的位置，可以为空parameter_list：可选，指向向函数中传递的参数comments：可选，为函数定制注释['''comments''']//函数的功能注释['''func_body''']//函数体'''打印一句话'''print（'这是一个函数'）'''传递参数的函数'''print(f"传入的参数为：a = {a},b = {b},c = {c}")#打印函数 comments 的内容。
2023-06-27 22:50:56
272
原创 python-集合
无序的唯一对象集合用大括号{}包围，对象相互之间使用逗号分隔集合是动态的，可以随时添加或删除元素集合是异构的，可以包含不同类型的数据。
2023-06-26 21:56:03
57
原创 python学习-列表
insert(index,item):将一个对象插入到指定的索引位置（原索引的位置向后移一位）not in：检查一个列表是否不包含某个元素，如果不在返回true，否则返回false。in：检测一个对象是否在列表中，如果在则返回True，如果不在则返回False。extend(item):将一个可迭代对象的所有元素，添加到列表末尾。append(item):将一个对象item添加到列表的末尾。将列表中的元素调转个顺序。pop(index) 返回索引的元素。pop()未指定索引则返回末尾元素。
2023-06-19 22:15:20
70
原创 芯片验证概述
验证就是验证设计实现是否与设计意图相符，也就是说发现设计人员的错误验证的过程是保证芯片实现符合规格说明书（specification）的过程规格说明书（系统的spec，ip的spec等）
2023-03-15 22:09:04
1865
原创 逻辑函数表达式
最小项定义在n变量逻辑函数中，若一个乘积项包含了全部的n个变量最小项是n个变量的与项，其中每个变量都已原变量或反变量的形式出现依次最小项的性质：n变量的全部最小项的逻辑和恒为1任意两个不同的最小项的逻辑乘积恒为0，即mi*mj=0n变量的每个最小项有n个相邻项任何一个最小项，只有一组变量取值使它为1，而变量的其余取值均使它为0。
2023-03-06 20:44:26
612
原创 day11测试与验证
/执行此initial语句将使仿真进程在500个时间单位后停止；该例子给出了一个范围在-59到59之间的随机数，下面的例子通过位拼接操作产生一个值在0-59之间的数。仿真控制任务用于使仿真进程停止，该任务有两个$finish\$stop;它给出了一个范围在（-b+1）:(b+1)中的随机数。$stop终止方正进城后，没有返回操作系统，$finish终止仿真进程，会把控制权返回操作系统。而是返回仿真器的命令行。
2023-02-26 01:12:39
88
原创 verilog常用语法---常用编译预处理语句
编译预处理 是verilog hdl编译系统的一个组成部分。编译预处理语句是以esc下方波浪线中的(`)开头。在编译时，编译系统先对编译预处理语句进行预处理，然后将处理结果和源程序一起进行编译。宏定义语句-用一个指定的标识符。
2023-02-25 19:14:48
281
原创 day10-verilog---模块的调用,任务和函数
在做模块划分时，通常会出现这种情形，某个大的模块中包含了一个或多个功能子模块，verilog是通过。#（4，0），实例D1实际引用的是参数width和polarity分别为4与0时的Decode模块。ps:在top模块中引用Decode实例时，可通过参数的传递来改变定义时已规定的参数值，即通过。引用时，严格按照模块定义的端口顺序来连接，不用标明元模型定义时规定的端口名。定义模块：module Design（端口1，端口2，端口3...）PS:输入管脚悬空，该管脚输入为高阻Z，输出管脚悬空，该管脚废弃不用。
2023-02-22 23:50:22
9545
原创 day09循环语句
ps：不同于always语句，不能独立写在程序种，一般用在initial块中。用for语句描述的7人投票表决器，若超过4人（含4人）投赞成票，则pass。forever语句---无线循环的执行语句，直到disable语句中断。while语句---执行一条语句直到条件不满足。无条件连续执行forever后面的语句或语句块。repeat语句---连续执行一条语句n次。若一开始条件就不满足，则该语句一次也不执行。PS：可知for语句比while语句更简单。常用disable语句跳出循环。
2023-02-22 00:31:42
224
原创 Verilog中阻塞赋值和块语句及条件语句
阻塞赋值时先计算等号右手方向RHS部分的值，这时赋值语句不允许任何别的语句的干扰，直到现行的赋值完成时刻，即把RHS赋值给LHS的时刻，它才允许别的赋值语句的执行。不能设定有延迟（因为在设计语句中，延时是不可综合的，而验证是不需要可综合的，故在验证的代码中是可以设计延时语句的）阻塞概念是指在同一个always块中，其后面的赋值语句是在前一句赋值语句结束后再开始赋值的。fork-in块内，各语句的时延为递增的，最好按被执行的顺序书写。每条语句的延迟时间是相对与前一条语句的仿真时间而言的；
2023-02-19 21:54:55
634
原创 verilog运算符
不确定的操作数如4'bxx00,被认为是不确定的（可能为0，也可能为非0）（记为1'bx），但4'bxx11被认为是真（记为1'b1,因为它肯定是非零的）a=b+c a=7但是换算成二进制111 但是a是两位的二进制，故a为11舍弃了最高位的1。a或上b，如果a或者b有一个为1，a||b的结果才为1，表示为真。a与上b，如果a和b的值都为1，a&&b的结果才为1，表示为真。(a==b)||(x==y)可简写成 a==b||x == y。定义一个a，b都是[1:0]两位的，b是1，c是6。
2023-02-15 22:26:21
2358
原创 verilog概述
什么是HDL？具有特殊结构能够对硬件逻辑电路的功能进行描述的一种高级编程语言这种特殊结构能够：描述电路的功能描述电路的链接描述电路的时序表达具有并行性（很多代码不是由上往下执行，而是同步执行）HDL语言设计利用EDA软件计算机仿真系统在将设计错误的数目减少到最低，使一次设计成功成为可能修改设计方案将变得很容易，只需要对HDL进行修改，这比更改电路原理图要容易实现得多HDL语言是并发的。
2023-02-14 12:57:17
1957
1
空空如也
python subprocess函数使用adb报错
2021-09-28
TA创建的收藏夹 TA关注的收藏夹
TA关注的人