1.计算机系统概论
不以具体机型 自顶向下地讲述
参考教材 David Patterson Computer Organization & Design:A Hardware/Software Interface
David Harris Digital Design and Computer Architecture
机器 数字 CPU
1.1计算机系统简介
硬件:计算机的实体:主机、外设
软件:由具有各类特殊功能的信息组成
系统软件:语言处理程序(将高级语言编译成机器语言) 操作系统 服务性程序 数据库管理系统 网络软件
应用软件:按任务需要编制的各种程序
物理-部件-模电-数电-逻辑-微电子(主要研究逻辑层和微电子层)
微指令系统-机器语言-操作系统-汇编语言-高级语言
[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-jgaeqL1R-1604475843322)(C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20200918094033378.png)]
1.2 计算机的基本组成
冯诺依曼计算机的特点
-
由五大部分组成(运算器 存储器 控制器 输入和输出)
-
指令和数据以同等地位位于存储器
-
指令和数据用二进制表示
-
指令由操作码和地址码组成
-
存储程序(核心特征)
-
以运算器为中心
[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-SHWzQe6Z-1604475843323)(C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20200918100710826.png)]
[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-CYyXADwk-1604475843324)(C:\Users\Administrator\AppData\Roaming\Typora\typora-user-images\image-20200918100847813.png)]
系统复杂性管理的方法 3Y
层次化(Hierachy):将被设计的系统划分为多个模块或子模块
模块化(Modularity):有明确定义的功能和接口
规则性(Regularity):模块更容易被重用(满足工业标准)
假设之后讨论的问题都是可计算的
存储体:MAR MDR
MAR:存储器地址寄存器,反映存储单元的个数(4位就是16个 0000-1111)
MDR:存储器数据寄存器,反映存储字长
1.3计算机硬件的主要技术指标
1.机器字长
CPU一次能处理数据的位数(与CPU的寄存器位数有关)
2.运算速度
主频
核数
直接加每条指令的运行时间不合理,因为频率不一样,所以要用吉普赛法
CPI 执行一条指令所需的时钟周期(PIC CPI倒数)
MIPS 每秒执行百万条指令
FLPOS 每秒浮点运算次数
3.存储容量(存放二进制信息的总位数)
主存容量
存储单元个数*存储字长
字节数
辅存容量
2.计算机的发展与应用
3.系统总线
3.1 总线的基本概念
3.2 总线的分类
总线(bus)
1.片内总线:芯片内部的总线
2.系统总线:计算机各部件之间的信息传输线
数据总线:双向 与机器字长
控制总线:
3.通信总线
分类只要科学合理即可
3.3 总线特性及性能指标
一、物理实现
二、总线特性
机械 电气 功能
时间:时序特性
三、性能指标
总线宽度 标准传输率
四、总线标准
3.4 总线结构
3.5 总线控制
一、总线判优控制
1.链式查询
速度慢 优先级预先决定了 并且对电路故障特别敏感
但是电路结构非常简单 并且可靠性
用在微型计算机
2.计数器定时查询
优先级很灵活:可以0,可以循环(上一次停留的接口n),也可以设置k
二、总线通信控制
1.同步
要按照最慢的速度来设置时间,所以比较拖沓
要求是总线比较短or设备速度比较一致
2.异步
请求和回答
不互锁 半互锁 全互锁
3.半同步
每个系统还是用时钟前沿,但是各个系统不要求一样的时模块适应间信号,多一个等待信号
可以通过改变wait的高低频率使慢速度的模块适应快速度的模块
准备数据的时候总线是空闲的,如何利用这段时间?
照最慢的速度来设置时间,所以比较拖沓
要求是总线比较短or设备速度比较一致
2.异步
请求和回答
不互锁 半互锁 全互锁
3.半同步
每个系统还是用时钟前沿,但是各个系统不要求一样的时模块适应间信号,多一个等待信号
可以通过改变wait的高低频率使慢速度的模块适应快速度的模块
准备数据的时候总线是空闲的,如何利用这段时间?
4.分离式通信