单总线CPU设计(定长指令周期3级时序)(HUST)通关版

1. MIPS指令译码器设计

2. 定长指令周期---时序发生器FSM设计

 按状态图填写相应的excel表,自动生成次态逻辑表达式后,即可在logisim中自动生成该电路。

3. 定长指令周期---时序发生器输出函数设计

根据时序输出要求,填写excel表,自动生成各输出信号的逻辑表达式,在logisim中自动生成电路即可。

4. 硬布线控制器组合逻辑单元

可以列出所有微操作信号的产生条件,填写下面的excel表格,自动生成逻辑表达式,然后再Logisim中自动生成电路。

 5.定长指令周期---硬布线控制器设计

 6.定长指令周期---单总线CPU设计

  • 6
    点赞
  • 51
    收藏
    觉得还不错? 一键收藏
  • 1
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值