软考知识点(计算机组成与结构)

指令周期，总线周期，时钟周期，机器周期

指令周期：取出并执行一条指令的时间
总线周期：也就是一个访存储器或I/O端口操作所用的时间
时钟周期：又称震荡周期，是处理操作的最基本单位
机器周期：在计算机中，为了便于管理，常把一条指令的执行过程分为若干个阶段，每一阶段完成一项共工作，例如取指令，存储器读，存储器写，这每一项工作成为一个基本操作，完成一个基本操作所需要的时间为机器周期

指令周期，总线周期和时钟周期之间的关系：一个指令周期由若干个总线周期组成，而一个总线周期包含若干个时钟周期组，一个总线周期包含一个或多个机器周期，

时钟周期也成为震荡周期，定义为时钟脉冲的倒数，是计算机中最基本，最小的时间单位。

在一个时钟周期内，CPU仅完成一个最基本的动作。

人们规定10纳秒为一个时钟周期，更小的始终周期意味着更高的工作频率。

计算机中执行指令的过程一般分为取指令，分析指令，执行指令等三个基本阶段

指令周期是执行一条指令所需要的时间，一般由若干个机器周期组成，是从取指令，分析指令到执行完所需的全部时间。

CPU寄存器

指令寄存器（IR）：用于保存当前正在执行的指令
数据寄存器（DR）：当执行一条指令时，先从内存取到数据寄存器然后再传入到指令寄存器
指令译码器（ID）：为了执行任何的指令，必须先对操作码进行测试，以便识别所要求的操作
地址寄存器（AR）：保存当前CPU所访问的内存单元的地址
程序计数器（PC）：CPU需要用来确定下一个指令的地址，当执行指令时，CPU会自动修改PC的内容，给其加个1，只想下一条指令的地址，所以这题答案时程序计数器

真题：
指令寄存器的位数取决于（ ）
A. 存储器的容量
B. 指令长度
C. 数据总线的宽度
D. 地址总线的宽度
解析： CPU执行一条指令时，先把它从内存储器读取到缓冲寄存器中，再送入指令寄存器IR暂存，IR是用来存放要执行的指令，所以很明显跟指令的长度有关，所以答案是第二个，指令长度

存储系统

RAM 和 ROM

读写存储器RAM：可读可写
只读存储器ROM：断电不会丢失，所存储的信息由生产厂家在生产时一次性写入，使用时只能读，不能写入

相联存储器

项链存储器(CAM)是一种按内容寻址的存储器，其工作原理就是把数据或数据的某一个作为关键字，将该关键字与存储器中的每一单元进行比较，找出所有关键字相同的数据

Cache

高速缓冲存储器，为了解决CPU和主存之间速度匹配问题而设置的，它是介于CPU和主存之间的小容量存储器，存取速度比主存块，改善系统性能的依据是局部性原理

原理

当CPU发出访存请求后，存储器地址先被送到Cache控制器以确定所需数据是否已在Cache中，若命中则直接对Cache进行访问，当Cache存储器产生了一次访问未命中之后，相应数据同时读入CPU和cache，但是若cache已满，则使用淘汰法（先进先出等那些）将新数据读入Cache中

Cache公式

命中率：在Cache中访问到的概率，一般用模拟实验的方法得到，选择一组由代表性的程序，在程序执行过程中分别统计对Cache的访问次数N1和对主存的访问次数N2，则Cache的命中率为：H=N1/（N1+N2）
平均实际存取时间：可以用Cache和主存的访问周期T1，T2和命中率H来表示：T=H * T1 + (1-H) * T2,当命中率H- > 1(无限接近),T -> T1，即平均实际存取时间T接近于速度比较块的Cache的访问周期T1，其实公式很好理解，就是将Cache的命中率乘以其自身的访问周期，但因为Cache不能保证每次访问数据都能命中，所以失效率的时候是从硬盘找数据，所以公式就是Cache命中率乘以自身访问周期加上Cache失效率乘以硬盘访问周期
访问效率：e=T1/T

地址映像

直接相联映像：主存按Cache的大小分区，主存每一个分区内的块数 与Cache的总块数正好相等，其优点就是地址变换简单，但是灵活性差

全相联映射：主存中的任意一块可以映像到Cache中的任意一块中，其主要优点就是调入Cache不受限制，十分灵活，但变换复杂，速度比较慢

组相联印象：介于全相联和直接相联之间的一种折中方案，是目前Cache中用的比较多的一种方式，组相联映射方式也把主存和Cache按同样大小划分块，所不同的是，组相联映像方式海拔主存和Cache按同样大小划分成组，每一组都由相同的块数组成

替换算法

随机替换算法RAND：用随机数发生器产生一个要替换的块号，将其替换出去
先进先出FIFO：总是把最先调入的Cache字块替换出去
最近最少使用算法LRU：把当前近期Cache中使用通过次数最少的那块信息块替换出去，是高命中率的替换算法
优化替换算法:先执行一次程序，统计其替换情况，有了先验信息，在第二次执行程序时便可以用最有效的方式来替换

虚拟存储器

其管理方式分为如下几种：
页式虚拟存储器：以页为信息传送单位的虚拟存储器
段式虚拟存储器：一种以程序的逻辑结构形成的段作为主存分配依据的管理方式
段页式虚拟存储器：前两种结合的一种管理方式，程序按逻辑结构分段，每一段再分为若干个大小固定的页

硬盘

非格式化容量：面数 x （磁道数/面） x 内圆周长 x 最大位密度
格式化容量： 面数 x （磁道数/面） x （扇区数/道） x （字长数/扇区）

输入输出系统（I/O）

程序查询方式

cpu通过I/O指令询问指定外设的当前状态，如果外设准备就绪，则进行数据的输入输出，否则CPU等待，循环查询

中断方式

当出现来自系统外部或机器内部，甚至处理机本身的任何例外时，CPU暂停执行现行程序，转去处理这些事件，等处理完成后再返回继续执行原程序
中断响应时间：从某一个中断源发出终端服务请求到处理机响应
中断过程处理：

DMA

无需CPU介入，大大提高CPU的工作效率，在DMA控制器的控制下，在存储器和外部设备之间直接进行数据传输，在传说过程中不需要中央处理器参与

总线系统

地址总线：指出数据的来源于去向，地址总线的位数决定了内存容量空间的大小
数据总线：提供模块间传输数据的路径，数据总线的位数决定微处理器结构的复杂度及总体性能
控制总线：提供系统操作所必须的控制信号，对操作过程进行控制与定时、
ISA,EISA,MCA,PIC,都是总线

例题：
若内存容量为4GB，字长为32，则（）
A.地址总线和数据总线的宽度都为32
B.地址总线的宽度为30，数据总线的宽度为32
C.地址总线的宽度为30，数据总线的宽度为8
D.地址总线的宽度为32，数据总线的宽度为8

其实题目很好做，数据总线的的宽度就是字长，内存容量的话，我们则需要知道，2的十次方就是1KB，二十次方是1M，三十次方1G，因为2的二次方是4，所以2的三十二次方等于4GB，所以地址总线的宽度是32，答案是A

寻址方式

立即寻址：操作数作为指令的一部分而直接写在指令中，这种操作数称为立即数
寄存器寻址：指令所要的操作数已存储在某寄存器中，或把目标操作数存入寄存器
直接寻址：指令所要的操作数存放在内存中，在指令中直接给出该操作数的有效地址
寄存器间接寻址：操作数在存储器中，操作数的有效地址用SI,DI,BX,BP等四个寄存器之一来指定

信息安全和病毒防护

信息安全的基本要素

信息安全要素的五要素：保密性，完整性，可用性，可控性与可审查性
保密性：确保信息不暴露给未授权的试题或进程
完整性：只有得到允许的人才能修改数据，并能够判别数据是否已被篡改
可用性：得到授权的实体在需要时可访问数据
可控性：可以控制授权范围内的信息流向及行为方式
可审查性：对出现的安全问题提调查的依据和手段

加密技术

对称加密技术

发送和接收数据的双方必须使用相同的堆成的密钥，对密文进行加密和加密运算，常用的对称加密算法有DES，三重DES，RC-5等
数据加密标准：主要采用替换和移位的方法加密
三重DES:在DES的基础上采用三重DES，其效果相当于将密钥猜测难度加倍

非对称加密技术

非对称加密技术的算法需要两个密钥：公开密钥和私有密钥，公开密钥和私有密钥是一对，如果用公开密钥对数据进行加密，只有用对应的私有密钥才能解密；如果用私有密钥对数据进行加密，只有对应的公开密钥才能解密