- 博客(12)
- 收藏
- 关注
RSS订阅原创 FPGA和ASIC的优缺点对比
一、FPGA： 1》优点：灵活性高：FPGA通过硬件/软件结合的方式，具有非常高的灵活性，能够适应不同的需求和场景，实现即时改变和升级等功能； 开发周期短：FPGA的开发周期相比ASIC较短，因此能够适应快速验证和应用的需求，快速上市； 可重复性好：FPGA的可重复使用性高，具有一定的“开放性”，能够更好地满足不同续需求。 2》缺点：低功耗：FPGA的功耗相对较高，因此在低功耗设计方面存在一定的瓶颈； 成本高：FPGA的成本相对较高，一些特殊
2024-01-17 12:02:41
758
原创 Verilog FPGA中的标识符
Verilog FPGA的标识符可以是任意一组由字母、数字、$(美元符号) 和 _ (下划线)等符号组成的合，关键字是Verilog中预留的用于定义语言结构的特殊标识符，在Verilog中关键字全部为小写。我们就不多赘述，直接上干货吧！
2024-01-16 08:35:58
618
1
原创 Verilog的基本表示法（详解）
欢迎小伙伴们光临寒舍！！!其实，C语言和Verilog两个就像哥哥和弟弟一样，所以Verilog继承了哥哥很大一部分的优点，这也就意味着，它与C哥相同点颇多，像数据类型和运算符等等。在Verilog中，我们的数据类型有19种之多，最常用的有四种（reg型；wire型；interger型；parameter型），其中包含从语言中出现的常量和变量。今天我们主要讲述，常量中的整数。它有与C语言一模一样的进制，有与C语言一模一样的进制转换，所以在这不多赘述，。
2023-11-29 13:18:41
749
1
原创 C语言 和 数字电路设计 中的整数的进制转换
欢迎小伙伴们光临寒舍！！！C语言中有许多的数据结构和类型，其中最常用也是最重要之一的就是整数，而在整数中，我们最常见的就是有关于整数的进制问题。同时，整数的进制转化也往往牵涉到数字电路的逻辑设计里面，二者是融会贯通的。
2023-11-27 22:40:38
1306
1
原创 Verilog中的运算符（包含介绍 对比 易错点）
欢迎小伙伴们的到来！！！简单来说，Verilog的语法和c语言很像的，它是在c语言的基础上形成的硬件描述语言。在c语言中，我们有运算符，所以同理，在verilog我们也有运算符，它像语言的基本骨架，构成语言的基本运算方式。
2023-11-26 11:49:17
252
1
原创 verilog中的always与initial
二、区别：他们两人最大的区别就是——运行次数：initial只能运行一次，而always可以运行很多次，只要有敏感事件表中的事件发生（时钟信号，边沿触发，电平触发等）它就可以运行。写测试激励文件代码，我们最常用的就是initial。2. 产生锁存器：即不论新变化信号来与否，新信号是否变化，其运行姐结构不变。# 一、前沿：在学习verilog中，写运行代码时，我们最常用的就是always；1. 没有终止的信号，使他它永远进行下去；这也是二者的最最常用的功能之一。# 四、initial。
2023-11-25 12:32:31
336
原创 verilog期中考试有关知识要点考查2（详解版）
两者根本性的差别在于 reg型变量有个寄存器来存放变量，这个值只有变量发生改变时才会改变，否则保证原来的值不变，wire型变量的值不是确定的值。因为逻辑比较时“<=”两边是两个操作数，此时“<=”是双目运算符，而在非阻塞赋值时“<=”的右边是操作数，此时“<=”是单目运算符。可以那样说，每个模块都有特定的功能，而功能的实现就必须依靠具体的电路得以实现，端口是信号传递的通道，可以说是功能模块的引脚。不能实例引用的描述是在门级电路上加以描述的，和严格意义上的电路结构描述还是有点差距的。
2023-11-24 01:05:50
124
1
原创 veriloy期中考试有关知识要点考查1（详解版）
C语言是目前世界上应用最为广泛的一种编程语言，因而C程序的设计环境比VerilogHDL更完整，此外，C语言有可靠的编译环境，语法完备，缺陷较少，应用于许多的领域。微处理器芯片中的内部总线和运算部件也是为通用目的而设计，即使是专为信号处理而设计的通用微处理器，因为它的通用性也不可能为某一特殊的算法来设计一系列的专用的运算电路，而且其内部总线的宽度也不能随便的改变，只有通过改变程序，才能实现这个特殊的算法，因而其算法速度也受到限制，所以要设计专用的信号处理器。可借用高级语言的精巧结构来简化电路行为的描述；
2023-11-23 11:05:30
77
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人