《Code》读书笔记16: 存储器组织

这一章读的比14章顺畅多了。


书面记录这种存储技术的引入,从某种层面来讲,就是为了弥补人类记忆容易遗漏这一缺陷。


锁存器:一般情况下,如果写操作端(写开关?)为0,则数据输入信号的状态对输出无影响。而当我们想把数据输入信号存储在触发器时,可以把写入信号应先置1后置0。

锁存器是数据存储的最基本单元;一个锁存器只能存储1位(bit)数据。


我们可以将最基本的1位锁存器组织起来构造成多位锁存储器,通过译码器和选择器选择输入与输出对应的位置。译码器和选择器具有相同的选择信号,这些信号被称为地址端口。(图中的select inputs)


8*1RAM

将8个(1位)锁存器组合起来,构造成一个8位锁存器;这个8位锁存器能存储8个1位(bit)数据。

如何选择输入和输出哪一位数据呢?加上3位的地址,输入和输出都可以使用这3位的地址。3位的地址(2的3次方)可以指向8个地方。

这个8*1 RAM的最基本单元有:1位的数据输入,1位的数据输出,3位的地址选择。


1024*8RAM

我们可以把最基本的(8*1 RAM)单元组织起来,构造一个1024*8的RAM阵列。

这个RAM阵列有:8位的数据输入,8位的数据输出,10位的地址选择。

这里的地址选择选择的是一个RAM阵列(8*1RAM) ?


4G*8RAM

这个RAM阵列有:8位的数据输入,8位的数据输出,32位的地址选择(地址的选择是00000000h--FFFFFFFFh)。


这就是随机访问存储器(RAM, Random Access Memory);

之所以被称为随机访问存储器,是因为读写操作很自由,我们只需要改变地址及相关的输入,就可以从8个锁存器中读出或写入需要的数据。

随机访问存储器也被称之为易失性(volatile)存储器。为了保证存储的数据不丢失,易失性存储器需要恒定的电流。



阅读更多
版权声明:本文为博主原创文章,未经博主允许不得转载。 https://blog.csdn.net/Since20140504/article/details/79970035
个人分类: 读书笔记
上一篇《Code》读书笔记14: 反馈与触发器
下一篇《Code》读书笔记17: 自动操作
想对作者说点什么? 我来说一句

没有更多推荐了,返回首页

关闭
关闭
关闭