- 博客(13)
- 收藏
- 关注
RSS订阅原创 关于Verilog仿真报错：Range must be bounded by constant expressions 的解决方式
关于Verilog仿真报错：Range must be bounded by constant expressions 的解决方式 在Verilog语言中，不允许在冒号前后都出现变量。 比如我们有一个变量i，我们需要取出从i8+7到i8这8位数据，直接写[i8+7:i8]是会报错的。正确的写法是： [8*i+7 -: 8] ...
2020-03-10 20:01:46
8633
1
原创 H.264 视频编码器 变换编码分析
H.264 视频编码器 变换编码分析 1. 变换编码分为两部分：变换，量化，以及在之后的重建环路中对应的反量化和反变换。 接下来对各部分进行分析 2.变换 根据残差数据的类型不同，H264 High Profile中会使用到4种不同的变换： 采用 Intra4x4 预测模式和 Intra16x16 预测模式得到的亮度分量预测残差，使用4x4离散余弦变换（DCT）； 采用 Intra8x8 预测模...
2019-05-30 23:27:22
1524
1
原创 异步FIFO实现
异步FIFO实现 module fifo_16x16( //fifo write wr_clk, wr_en, almost_full, full, wr_data, //fifo read rd_clk, rd_en, almost_empty, empty,...
2019-03-15 14:02:17
967
原创 RISC-V处理器：1.取指令 RTL 代码分析
RISC-V处理器：1.取指令 RTL 代码分析 1. 取指特点 指令在存储空间中所处的地址，称为它的指令PC（Program Counter） 取指是指处理器将指令，按照其指令PC，从存储器中读取出来的过程 处理器从存储器中取出指令的目标是：快速和连续不断 指令分为普通指令，非分支跳转指令和分支跳转指令 对于非分支跳转指令，即便是对于地址不对齐的32位指令，也要求能够连续不断的从一个周期内读...
2019-03-08 21:51:25
3599
原创 modelsim和debussy联合使用
首先，在modelsim命令行进入当前已写好的脚本文件sim.do的目录下，此脚本文件包含对modelsim运行testbench的命令，输入以下指令： cd C:/Users/admin/Desktop/vip_264/h264/sim/top do sim.do 以下为sim.do的脚本文件： set NOVAS_LIB C:/EDA/Novas/Debussy/share/PLI/m...
2019-03-04 21:02:40
647
原创 Verilog设计与验证 学习笔记5 Verilog语义和仿真原理
Verilog设计与验证 学习笔记5 Verilog语义和仿真原理 电路与仿真 仿真原理 分层事件队列与仿真参考模型 时序模型与延时 再谈阻塞与非阻塞赋值 怎样提高代码的仿真效率 如何防止与综合结果不一致的现象发生 ...
2019-02-27 21:32:31
658
原创 Verilog设计与验证 学习笔记4 Testbench编写
Verilog设计与验证 学习笔记4 Testbench编写 编写仿真激励的注意事项： 一. 仿真激励与被测对象的连接 二. 使用initial语句和always语句 always语句是在被动检测响应的时候使用，即在一些条件发生时才能执行，比如： always @（posedge clk） begin sigA = sigB； ... end initial语句是在主动产生激励时使...
2019-02-25 19:22:49
1424
原创 Verilog设计与验证 学习笔记三
Verilog设计与验证 学习笔记三 第四章 RTL概念与RTL建模 安排常用的设计实例，对RTL建模有感性的认识 第五章 重点讨论RTL级的编码风格和各种设计原则 第六章 讨论RTL级设计的FSM（有限状态机）的描述技巧 第六章 如何写好状态机 ...
2019-02-21 23:06:00
473
原创 Verilog设计与验证 学习笔记二
Verilog设计与验证 学习笔记二 第四章 RTL概念与RTL建模 安排常用的设计实例，对RTL建模有感性的认识 第五章 重点讨论RTL级的编码风格和各种设计原则 第六章 讨论RTL级设计的FSM（有限状态机）的描述技巧 第五章 重点讨论RTL级的编码风格和各种设计原则 1.谨慎使用for语句 除了在描述（行为级）仿真测试激励（Testbench）中使用for循环语句之外，RTL级编码...
2019-02-21 22:36:03
688
原创 Verilog设计与验证 学习笔记一
Verilog设计与验证 学习笔记一 第四章 RTL概念与RTL建模 安排常用的设计实例，对RTL建模有感性的认识 第五章 重点讨论RTL级的编码风格和各种设计原则 第六章 讨论RTL级设计的FSM（有限状态机）的描述技巧 第四章 RTL概念与RTL建模 主要内容如下： RTL与综合的概念 RTL级设计的基本要素和步骤 常用的RTL级建模 实例 RTL和综合的概念 1....
2019-02-18 21:53:04
2284
原创 SVAC—Intra—Posi （帧内预测块的划分）
c—posi类的声明 class c_posi { private: /***************************************** * private var * *****************************************/ // input var pr...
2018-08-08 17:29:40
792
1
原创 SVAC-Intra-Prei 代码分析（帧内预测最佳预测角度的选择）
c_prei类的定义 class c_prei { fetch_req_t fetch_req; fetch_t fetch_data; //input var param_t param; rc_t prei_input; //output var prei_t prei_output; int8_t mb_...
2018-08-08 11:14:53
653
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人