RISC-V处理器：1.取指令 RTL 代码分析

最新推荐文章于 2024-08-16 08:51:02 发布
最新推荐文章于 2024-08-16 08:51:02 发布
阅读量3.2k 收藏 5
点赞数
分类专栏： verilog学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Ter23LBJ/article/details/88359609
版权
本文分析了RISC-V处理器的取指令过程，强调快速连续取指的重要性。针对非对齐指令，特别是32位指令，通过ITCM和I-Cache减少访问延迟。对于非对齐情况，采用剩余缓存和多体化SRAM来确保在一个周期内取出指令。同时，处理器处理分支指令时采用分支预测技术，包括无条件跳转和带条件跳转指令的处理。
摘要由CSDN通过智能技术生成

RISC-V处理器：1.取指令 RTL 代码分析

1. 取指特点

  1. 指令在存储空间中所处的地址，称为它的指令PC（Program Counter）
  2. 取指是指处理器将指令，按照其指令PC，从存储器中读取出来的过程
  3. 处理器从存储器中取出指令的目标是：快速和连续不断
  4. 指令分为普通指令，非分支跳转指令和分支跳转指令
  5. 对于非分支跳转指令，即便是对于地址不对齐的32位指令，也要求能够连续不断的从一个周期内读取出来
  6. 对于分支跳转指令，要能够迅速判断是否需要跳转。若果需要跳转，则从新的指令PC地址处快速取出指令。

2. 快速取指

首先应该保证存储器的读延迟越小越好：

  1. 片外DDR或者Flash存储器可能需要几十个周期的延时
  2. 片上的SRAM也可能需要几个周期的延时

我们采取 ITCM 和 I-Cache 的方法：

  1. ITCM（Instruction Tightly Coupled Memory）
    指令紧耦合存储器，指配置一小段容量很小（即使KB）的存储器（通常为SRAM），用于存储指令，且在物理上，举例处理器核很近，并且专属于处理器核，因此能够取得很小的访问延迟。这种方式只能用来存放容量大小
最低0.47元/天 解锁文章
Ter23LBJ
关注
专栏目录
【RISC-V学习】《手把手教你设计CPU——RISC-V处理器》笔记（二）2021.11.11
qq_41876038的博客
11-11 2561
本文只针对RISC-V的相关内容大纲进行整理，对于蜂鸟E200处理器的内容基本上简要略过。且内容只是大纲部分，便于对本文有全局的理解，以及便于今后的翻阅查找。 第二部分 手把手教你使用Verilog 设计CPU 第五章 蜂鸟E200设计总览和顶层介绍 第五章主要以蜂鸟E200为具体实例介绍如何设计一款RISC-V CPU，从宏观入手，介绍若干处理器设计的总览要诀。 本章可以让我们清楚设计RISC-V CPU要从哪几个方面进行考虑，不需要清楚具体的实现细节。 5.1 处理器硬件设计概述 1.架构和
riscv_vhdl：便携式RISC-V片上系统实现：RTL，调试器和模拟器
02-05
基于兼容RISC-V体系结构的可合成处理器的片上系统模板。 该存储库提供基于BSD许可下分发的64位CPU“火箭芯片”的开源片上系统实现。 SOC源文件包括通用外围设备，FPGA CAD项目文件，Windows / Linux调试器自己的实现以及一些示例，这些示例可帮助在几乎所有FPGA板上运行固件。 卫星导航（GPS / GLONASS / Galileo）模块已存入此存储库中，可以单独进行请求。 什么是Rocket-chip和 ？ RISC-V（发音为“风险五”）是一种新的指令集体系结构（ISA），最初旨在支持计算机体系结构研究和教育，现在已成为在RISC-治理下用于行业实施的标准开放
使用Rocket chip generator配置和生成RISC-V RTL代码
heyuming20062007的博客
10-13 1813
一、代码同步和环境准备 Rocket chip generator可以生成三种目标代码：高性能时钟周期精确的验证器、基于FPGA版的RTL代码和可综合版的RTL代码。生成需要用到Chisel工具和JAVA环境，之前文章已经写过怎么同步好代码和环境，参考： https://blog.csdn.net/heyuming20062007/article/details/120544437?spm=1001.2014.3001.5501https://blog.csdn.net/heyuming20062007
终于有人把RISC-V说清楚了
最新发布
边缘计算社区
08-16 2743
RISC-V最详细解读
swerv_eh1：Western Digital的RISC-V SweRV内核目录
02-20
Western Digital的SweRV RISC-V Core TM 1.1 该存储库已弃用。 请使用。 该存储库包含SweRV Core TM版本1.1设计RTL。 这是一个镜像存储库。 主要存储库位于 版本1.0可以在找到 执照 通过对该项目做出贡献，您同意您的贡献受约束。 目录下的文件可能在其他许可证下可用。 请查看单个文件以获取详细信息。 目录结构 ├── configs # Configurations Dir │   └── snapshots # Where generated configuration files are created ├── design # Design root dir │   ├── dbg # Debugger │ 
易灵思的Riscv-Sapphire软核搭建及开发流程
汏檤臸彅*潙涳洂涳
05-24 3156
目录 一、首先生成Sapphire软核ip 二、创建Eclipse工程 三、配置Eclipse的编译环境 四、合并逻辑的hex和软核的bin的文件 一、首先生成Sapphire软核ip 通过软件Efinity的IP-Catalog功能生成Sapphire-riscv的IP核，我这里保持默认参数，如下图： 找到相应的目录，目录里的IP文件夹下会有生成的sapphire的目录，里边有两个demo，一个是第一代Trion的T20F324开发板的demo，另一个是第二代的钛金系列Ti60F
RISC-V学习笔记（五）：RISC-V的功能实现详解之取指
weixin_75067193的博客
10-08 1040
摆烂才是王道
便携式 RISC-V 片上系统实现：RTL、调试器和模拟器
06-06
**便携式 RISC-V 片上系统实现：RTL、调试器和模拟器** RISC-V 作为一种开源的指令集架构（ISA），在学术界和工业界受到了广泛关注和应用。为了便于开发和学习 RISC-V 系统，一个便携式 RISC-V 片上系统实现通常...
可重定义RISC-V处理器核f32c.zip
07-18
f32c是可重定向的，标量的，流水线的32位处理器核，其可以执行RISC-V或MIPS指令集的子集。它在参数化VHDL中实现，其允许具有不同面积/速度权衡的合成，并且包括分支预测器，异常处理控制块和可选的直接映射高速缓存...
RISC-V CPU设计
01-04
RISC-V（Reduced Instruction Set Computer, 简化指令集计算机）是一种开放源代码的指令集架构（ISA），由加州大学伯克利分校的计算机科学系于2010年发起。RISC-V的设计目标是提供一个简洁、高效且可扩展的指令集，...
和你一起从零开始写RISC-V处理器(3)
qq_40491102的博客
05-08 1481
上期我们实现了加法指令，并且自己写了三条命令代码进行了一下简单的测试，后续还会继续进行更为规范的测试，即使用官方的指令测试文件来进行指令测试，不过目前还没法用，因为涉及到分支指令和跳转指令； 这一期就来说一说，分支指令及跳转指令的实现。最后，掌握了指令添加的方法后，一大批指令都可照猫画猫的添加了！
RTL是什么，Verilog的语法能不能看我的这一篇大致知道。
热门推荐
landyjzlai的博客
01-11 2万+
Verilog HDL是一种硬件描述语言（HDL:Hardware Description Language），以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。Verilog HDL和VHDL是世界上最流行的两种硬件描述语言，都是在20世纪80年代中期开发出来的。前者由Gateway Design Automation公司（该公司于1989年被Cadence公司收购）开发。两种HDL均为IEEE标准。
UltraFast Design介绍(三) ——RTL代码风格
m0_73309445的博客
01-10 1303
这与FPGA的内部结构息息相关，以7系列为例，在每个slice有两列触发器，4个FF/L(flip-flop/latches)，4个FF(flip-flops)。如ug474中下图所示，可以看到4个FF的CE未连接到PORT端口，只能实现触发器的功能，无法实现锁存器的功能。该情形下，rst成为了reg2使能端，只有rst==1'b0情况下reg2才有值，使原理图多出一个CE控制端，与设计初衷不符。2.在一些复杂功能或者设计复杂硬件资源时，并不是wire或interconnect型时，最好不要使用循环。
RTL代码编写规范
jac_chao的博客
04-14 5088
本文主要记录RTL代码编写的规范及常见错误的解决办法，以方便查阅。
RISC-V学习笔记【中断和异常】
qq_40500005的博客
04-05 1万+
RISC-V架构的中断与异常 一般来说由处理器内部的事件或程序执行中的事件引起的程序跳转称为异常；一般的由处理器外部因素引起的程序跳转称为中断 广义上来说中断和异常都被处理器视为异常，一般将其分为同步异常和异步异常 同步异常 同步异常：由于执行程序指令流或者试图执行程序指令流而造成的异常 表现：CPU外部环境一定，多次执行时每次能够精确复现 常见的同步异常包括但不限于： 取指令访问到非法的地址区间 读写数据访问地址属性出错 取指令地址非对齐错误 非法指令错误 执行调试断点指令 异步异常 异步异常：产生原
Verilog RTL 代码设计新手上路
chu_anzi的博客
12-09 2万+
1.      做一个4选1的mux，并且进行波形仿真 和2选1的mux对比，观察资源消耗的变化： 实验分析：4选1的mux实际上就是在2选1的mux上进行拓展，选用2位的控制信号控制4位输入信号的选择输出 实验代码设计如下： RTL视图如下： 波形仿真结果如下： 资源消耗变化如下： 4选1的mux 2选1的mux 2.      编写一个4X4路交叉开关的RT
RISC-V学习笔记【配套SoC简介】
qq_40500005的博客
06-12 2158
蜂鸟E203的配套SoC设计 该SoC可以在蜂鸟e200的开源库中的/rtl/e203/soc目录下找到，目录下的文件是整个蜂鸟e203的顶层文件，外设相关verilog代码在perips目录下，时钟、总线和其他内容在subsys目录下 基于Freedom E310 SoC进行二次开发 系统的SoC设计如下图所示 本文仅简单介绍E203的外设资源和大致的配置方法，详细的寄存器功能请翻阅官方文档或书籍 存储资源 ITCM指令紧耦合存储器：RISC-V处理器内核私有指令存储器 有以下特性 大小、地址区间
蜂鸟E200 RISC-V CPU：（一）取指
qq_43365647的博客
12-18 4569
【取指过程】 【概述】 画圈的是有关取值的两个重要模块 IFU：Instruction Fetch Unit 取指单元 ITCM：紧耦合存储器，指配置一段较小容量（几十KB）的存储器（通常是静态存储器），用来存储指令，在物理上离处理器核很近而专属于处理器核。优点是实现非常简单，容易理解，且能保证实时性。 【IFU】 源代码的Hierarchy如下： 示意图： E200处理器采用两级流水线，取...
如何对RISC-V处理器进行rtl级验证
03-30
要对RISC-V处理器进行RTL级验证，可以按照以下步骤： 1. 确定验证目标：首先需要确定要验证的处理器的RTL级设计，包括处理器的指令集架构、流水线设计、数据通路等。 2. 编写测试用例：编写一组测试用例，包括RISC...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值