Verilog设计与验证 学习笔记二

最新推荐文章于 2020-03-24 23:54:36 发布
最新推荐文章于 2020-03-24 23:54:36 发布
阅读量540 收藏 2
点赞数
分类专栏： verilog学习
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Ter23LBJ/article/details/87869889
版权
本文主要探讨Verilog在RTL级设计中的编码风格和原则，包括谨慎使用for语句，避免锁存器的使用，以及ASIC和PLD设计中的Coding Style差异。还介绍了FPGA设计的系统规划流程和同步时序电路的延时方法。
摘要由CSDN通过智能技术生成

Verilog设计与验证 学习笔记二

第四章 RTL概念与RTL建模 安排常用的设计实例，对RTL建模有感性的认识
第五章 重点讨论RTL级的编码风格和各种设计原则
第六章 讨论RTL级设计的FSM（有限状态机）的描述技巧

第五章 重点讨论RTL级的编码风格和各种设计原则

1.谨慎使用for语句

除了在描述（行为级）仿真测试激励（Testbench）中使用for循环语句之外，RTL级编码必须谨慎使用for循环。因为for循环会被综合其展开为所有变量进行依次执行的语句，而每个变量单独占用寄存器资源，造成资源的浪费。
解决方式为：将设计时序弄清楚之后，做一个reg型计数器，在每个时钟沿累加；能复用的处理模块尽量复用。可以使用case展开代码。

	reg	[3:0]	counter
	always	@	(posedge clk)
	if	(syn_rst)
		counter	<=	4'b0;
	else
		counter	<=	counter	+	1;
	always	@	(posedge clk)
		begin	
			case	(counter)
				4'b0000:	......
				4'b0001:	......
				.........
				default:	......
			endcase
		end
TIPs

在行为级描述测试激励时，推荐使用for循环，优点有2ÿ

最低0.47元/天 解锁文章
Ter23LBJ
关注
专栏目录
(转)IC设计完整流程及工具
weixin_34334744的博客
01-20 1560
IC的设计过程可分为两个部分，分别为：前端设计（也称逻辑设计）和后端设计（也称物理设计），这两个部分并没有统一严格的界限，凡涉及到与工艺有关的设计可称为后端设计。 前端设计的主要流程： 1、规格制定 芯片规格，也就像功能列表一样，是客户向芯片设计公司（称为Fabless，无晶圆设计公司）提出的设计要求，包括芯片需要达到的具体功能和性能方面的要求。 2、详细设计 Fabless根据客户提出的规格要求...
设计与验证：Verilog HDL(清晰PDF)
03-26
本书配套光盘中提供了书中示例的工程文件、设计源文件和说明文件，示例按照章节编 号和出现的先后顺序排列，例如"Example-2-1 "表示第2 章中的第1 个示例。 工程示例文件夹中包含该工程的项目文件、源文件、报告文件和生成结果等文件。 对于一些相对复杂的示例，说明文件中给出了示例的详细信息和操作指南，而对于一些 简单的实例，则只给出了源代码。
设计与验证Verilog（带源码）
05-28
讲解很好的Verilog书籍，很适合入门，值得反复多看。附带源码
【SystemVerilog】路科验证V2学习笔记（全600页）
05-09
SystemVerilog的听课学习笔记，包括讲义截取、知识点记录、注意事项等细节的标注。 目录如下： 第一章 SV环境构建常识 1 1.1 数据类型 1 四、二值逻辑 4 定宽数组 9 foreach 13 动态数组 16 队列 19 关联数组 21 ...
Verilog设计与验证 学习笔记一
Ter23LBJ的博客
02-18 2107
Verilog设计与验证 学习笔记一 第四章 RTL概念与RTL建模 安排常用的设计实例，对RTL建模有感性的认识 第五章 重点讨论RTL级的编码风格和各种设计原则 第六章 讨论RTL级设计的FSM（有限状态机）的描述技巧 第四章 RTL概念与RTL建模 主要内容如下： RTL与综合的概念 RTL级设计的基本要素和步骤 常用的RTL级建模 实例 RTL和综合的概念 1....
牛【SystemVerilog】路科验证V2学习笔记（全600页）
最新发布
10-26
"牛【SystemVerilog】路科验证V2学习笔记（全600页）"是一份详尽的学习资料，涵盖了路科验证方法论的第二版（V2）在SystemVerilog中的应用。 笔记内容可能包含了以下几个关键知识点： 1. **基础语法**：...
设计与验证：Verilog_HDL_学习笔记
07-30
本篇文章将围绕“设计与验证”这一核心主题展开，通过解读给定的学习笔记中的关键信息，提炼出Verilog HDL语言在数字电路设计中的重要知识点。Verilog HDL是一种广泛应用于数字逻辑电路设计、建模和验证的硬件描述...
《设计与验证veriloghdl》
03-03
夏宇文经典Verilog语法入门教程，很好的入门参考书
设计与验证：Verilog HDL(清晰带书签).pdf
12-07
王诚、吴继华编《设计与验证：Verilog HDL》 本书以实例讲解的方式对HDL语言的设计方法进行介绍。全书共分9章，第1章至第3章主要介绍了Verilog HDL语言的基本概念、设计流程、语法及建模方式等内容；第4章至第6章主要讨论如何合理地使用Verilog HDL语言描述高性能的可综合电路；第7章和第8章重点介绍了如何编写测试激励以及Verilog的仿真原理：第9章展望HDL语言的发展趋势。. 本书围绕设计和验证两大主题展开讨论，内容丰富，实用性强，可作为高等院校通信工程、电子工程、计算机、微电子和半导体等相关专业的教材，也可作为硬件工程师和IC工程师的参考书。...
《设计与验证Verilog HDL》_吴继华_光盘资料
07-16
《设计与验证Verilog HDL》_吴继华_光盘资料
设计与验证：VerilogHDL（带书签）
07-22
资源名称：设计与验证：Verilog HDL(带书签）资源截图： 资源太大，传百度网盘了，链接在附件中，有需要的同学自取。
Verilog设计与验证 学习笔记三
Ter23LBJ的博客
02-21 367
Verilog设计与验证 学习笔记三 第四章 RTL概念与RTL建模 安排常用的设计实例，对RTL建模有感性的认识 第五章 重点讨论RTL级的编码风格和各种设计原则 第六章 讨论RTL级设计的FSM（有限状态机）的描述技巧 第六章 如何写好状态机 ...
Verilog 设计和验证基础知识
Whoops!
07-05 917
Verilog 设计和验证基础知识
Verilog之组合逻辑设计与验证
weixin_43417303的博客
03-24 673
1 、加法器 1.1 4位加法器 module add_4(x,y,sum,c); input [3:0] x,y; output [3:0] sun; output c; assign {c,sum} = x + y; endmodule 1.2 16位加法器 module add_16(x,y,sum,c); input [15:0] x,y; output [15:0] sun...
Verilog HDL 设计与验证关键概念解析
"设计与验证：Verilog_HDL_学习笔记" 在数字电路设计领域，Verilog HDL（硬件描述语言）是一种广泛使用的编程语言，用于描述电子系统的逻辑行为。本学习笔记将深入探讨Verilog的设计与验证过程，帮助读者理解和掌握...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值