第三章——总线
2. 总线的分类
2.1 片内总线
芯片内部的总线
2.2 系统总线
数据总线 | 双向 | 与机器字长、存储字长有关 |
---|---|---|
地址总线 | 单向 | 与存储地址、I/O地址有关 |
控制总线 | 双向 | 出:CPU给IO,中断申请、总线申请。入:存储器读、存储器写、总线允许、中断确认 |
2.2 通信总线
用于计算机系统之间或者计算机系统与其他系统(如:控制仪表、移动通信)。
传输方式有串行通信总线、并行通信总线
3.总线特性及性能指标
3.1 总线的物理实现(仅作了解)
3.2 总线特性
特性 | 具体举例 |
---|---|
机械特性 | 尺寸、形状、管脚及排列顺序 |
电气特性 | 传输方向与有效的⭐电平范围(通过不同电压实现逻辑的0、1) |
功能特性 | 每根传输线的功能(地址、数据、控制) |
时间特性 | 信号的时序关系 (不同时间内干什么) |
3.3总线的性能指标
指标 | 解释 |
---|---|
总线宽度 | 数据线的根数 |
总线带宽 | 每秒传输的最大字节数( MBps ) |
总线复用 | 地址线与数据线复用 |
信号线数 | 地址线、数据线和控制线的总和 |
总线控制方式 | 突发、自动、仲裁、逻辑、计数. |
其他指标 | 负载能力 |
3.3总线的标准(不作重点、常识性)
3.3总线的结构
3.3.1单总线结构
缺点:CPU、主存速度不同。一根线可能会造成拥堵。
3.3.2双总线结构
通道:管理I/O设备的芯片。能实现数据格式的转换、数据校验。
3.3.2 三总线结构1.0
三总线:I/O总线,主存总线,DMA总线(直接存储器)。CPU和高速外设同时访存现在做不到。
3.3.3 三总线结构2.0(造成高速设备效率下降)
三总线:拓展、系统、局部 总线。
外设——>扩展总线——>系统总线——>主存/CPU
CPU——>Cache——>系统总线——>主存(克服双总线速度差的缺点)
3.3.3 四总线结构
3.3.4结构举例
3.3.4.1传统微型机总线结构
系统总线带宽计算:33(32/8)(转换成字节)=132*
3.3.4.2 视频局部总线(VL—BUS局部总线结构)
3.3.4.3 PCI总线(三总线结构。能通过PCI桥进行扩展,其扩展性好)
3.3.4.4 多层PCI总线(逻辑上的分层)
4.总线的控制
4.1常见的集中控制优先权仲裁方式
4.1.1链式查询
特点·:(响应速度最慢)
优点:需要很少几根线就能按照一定优先次序实现总线控制,很容易扩充设备。
缺点:离总线控制部件最近的设备有最高优先权,优先级低的设备很难获得请求。对电路故障很敏感。
4.1.2计数器定时查询
特点:
优点:查询优先级比较灵活。(固定优先级、循环优先级)
缺点:线路比较复杂、控制也较复杂。对电路故障不如链式查询敏感。
4.1.3 独立请求方式
特点:(线路最多)
优点:响应速度最快、优先级最灵活。
缺点:控制线数量多(n个设备具有2n+1根控制线,老师说地址线下面应该也有一根控制线)。总线控制最复杂。
4.2 总线的通信控制
4.2.1 目的
解决通信双方协调配合的问题。
4.2.3 总线通信的四种方式
4.2.3.1 同步通信:(一般用于总线长度较短、各部件存取时间比较一致的场合)
优点:对于任意操作都有统一的时钟源,模块间的配合简单一致。
缺点:主从模块时间配合属于强制性“同步”,必须在限定时间内完成规定的要求。对各不相同速度的部件而言,必须按最慢速度的部件来设计公共时钟,严重影响总线的工作效率。
在同步通信的总线系统中,总线传输周期越短,数据线的位数越多,直接影响总线的数据传输率。
4.2.3.2 异步通信:
4.2.3.3 半同步通信:
4.2.3.3 分离式通信:
例题:
P61—例3.1
100NHZ,4个时钟周期,每秒传输32位。
1/(100Mhz)=0.01us
4*0.01us=0.01us
32/8=4B
设一个32位微处理器配有16位的数据总线,时钟频率为50MHz,总线传输的最短。周期为4个时钟周期。求①处理器的最大数据传输率是多少?②如果想提高一位数据传输率,采用什么措施?
①总线的最短传输周期:T=4/50MHz=8*
1
0
−
9
10^{-9}
10−9s
最大数据传输率:2B/T=
25
∗
1
0
6
25*10^{6}
25∗106BPs
②提高时钟频率。或者把外部数据总线宽度调整为32位(之前是16位)=4B/T
总线位宽(总线宽度):数据总线的根数。
总线带宽:总线的传输速度。单位时间内总线上传输的位数——MBps
主设备:获得主线控制权。
从设备:被主设备