FPGA-Verilog模块库11：分辨率最全的VGA驱动

hello，这里是晴空-Tiso~

        今天我向大家带来的是分辨率最全的VGA驱动，驱动里面一共包含60种不同的分辨率信息，只需要在模块例化的时候，输入对应的分辨率数值，即可生成对应的VGA驱动，并且前面有对应支持列表注释和对应时钟需求注释，只要你的板子和对应VGA设备支持该分辨率以及刷新率，那么你只要按对应分辨率例化，并提供对应大小的时钟频率即可~

目前支持以下分辨率，请参考使用：

//目前支持分辨率（Xpixel，Ypixel，fps）：
//1.640*480*60，vga_clk频率应为25Mhz
//2.640*480*73，vga_clk频率应为31.5Mhz
//3.640*480*75，vga_clk频率应为31.5Mhz
//4.640*480*85，vga_clk频率应为36Mhz
//5.640*480*100，vga_clk频率应为43.16Mhz
//6.720*400*85，vga_clk频率应为35.5Mhz
//7.768*576*60，vga_clk频率应为34.96Mhz
//8.768*576*72，vga_clk频率应为42.93Mhz
//9.768*576*75，vga_clk频率应为45.51Mhz
//10.768*576*85，vga_clk频率应为51.84Mhz
//11.768*576*100，vga_clk频率应为62.57Mhz
//12.800*600*56，vga_clk频率应为36Mhz
//13.800*600*60，vga_clk频率应为40Mhz
//14.800*600*72，vga_clk频率应为50Mhz
//15.800*600*75，vga_clk频率应为49.5Mhz
//16.800*600*85，vga_clk频率应为56.25Mhz
//17.800*600*100，vga_clk频率应为68.18Mhz
//18.1024*768*43，vga_clk频率应为44.9Mhz
//19.1024*768*60，vga_clk频率应为65Mhz
//20.1024*768*70，vga_clk频率应为75Mhz
//21.1024*768*75，vga_clk频率应为78.8Mhz
//22.1024*768*85，vga_clk频率应为94.5Mhz
//23.1024*768*100，vga_clk频率应为113.31Mhz(与1280*1024*60重合)
//请改写参数为1024*768*99
//24.1152*864*60，vga_clk频率应为81.62Mhz
//25.1152*864*75，vga_clk频率应为108Mhz
//26.1152*864*85，vga_clk频率应为119.65Mhz
//27.1152*864*100，vga_clk频率应为143.47Mhz
//28.1280*800*60，vga_clk频率应为83.46Mhz
//29.1280*960*60，vga_clk频率应为102.1Mhz
//30.1280*960*72，vga_clk频率应为124.54Mhz
//31.1280*960*75，vga_clk频率应为129.86Mhz
//32.1280*960*85，vga_clk频率应为148.5Mhz
//33.1280*960*100，vga_clk频率应为179Mhz
//34.1280*1024*60，vga_clk频率应为108Mhz
//35.1280*1024*75，vga_clk频率应为135Mhz
//36.1280*1024*85，vga_clk频率应为157.5Mhz
//37.1280*1024*100，vga_clk频率应为190.96Mhz
//38.1368*768*60，vga_clk频率应为85.86Mhz
//39.1400*1050*60，vga_clk频率应为122.61Mhz
//40.1400*1050*72，vga_clk频率应为149.34Mhz(与1680*1050*60重合)
//请改写参数为1400*1050*71
//41.1400*1050*75，vga_clk频率应为155.85Mhz
//42.1400*1050*85，vga_clk频率应为179.26Mhz
//43.1400*1050*100，vga_clk频率应为214.39Mhz
//44.1440*900*60，vga_clk频率应为106.47Mhz
//45.1600*1200*60，vga_clk频率应为162Mhz
//46.1600*1200*65，vga_clk频率应为175.5Mhz
//47.1600*1200*70，vga_clk频率应为189Mhz
//48.1600*1200*75，vga_clk频率应为202.5Mhz
//49.1600*1200*85，vga_clk频率应为229.5Mhz
//50.1600*1200*100，vga_clk频率应为280.64Mhz
//51.1680*1050*60，vga_clk频率应为147.14Mhz
//52.1792*1344*60，vga_clk频率应为204.8Mhz
//53.1792*1344*75，vga_clk频率应为261Mhz
//54.1856*1392*60，vga_clk频率应为218.3Mhz
//55.1856*1392*75，vga_clk频率应为288Mhz
//56.1920*1080*60，vga_clk频率应为148.5Mhz
//57.1920*1200*60，vga_clk频率应为193.16Mhz
//58.1920*1440*60，vga_clk频率应为234Mhz
//59.1920*1440*75，vga_clk频率应为297Mhz
//60.3840*2160*60，vga_clk频率应为594Mhz

        该模块已加入我们的FPGA-Verilog模块库中，感兴趣的小伙伴可以通过以下哔哩哔哩工房链接前往购买，模块库里有超多模块内容，包括UART、IIC、SPI、QSPI、SDIO等各个热门协议驱动和各种外设，绝对物超所值，目前还处于前五百份特价期间哦~

         模块库获取链接（B站工房）：哔哩哔哩工房 (bilibili.com)