IM_DALLA-CSDN博客

原创 Design Compiler常用命令大总结~

read_verilog {A.v B.v Top.v} #读取RTL文件current_design Top.v #设置当前设计linkcheck_design #检查RTL代码是否正确。

2024-10-02 14:00:58 1164

原创【Verilog学习日常】—牛客网刷题—Verilog进阶挑战—VL45

该步骤与同步FIFO类似，唯一不同的点在于异步FIFO的读写操作中的时钟信号和异步复位信号是不同的；//定义读写指针//写指针if (!else begin//同步FIFO写法endend//读指针if (!else begin//同步FIFO写法endend2.二进制到gray码的转换电路//二进制码转换为Gray码endinput clk,if (!

2024-10-07 11:35:34 1337

原创【Verilog学习日常】—牛客网刷题—Verilog进阶挑战—VL25

若使用二进制数进行加1计数时，如果从13变成14，二进制码的最低两位都要改变，但实际上两位改变不可能完全同时发生，若先最低位置0，然后次低位再置1，则中间会出现1101-1100-1110，即。从上述表中可以看出，这种编码除了具有单位距离码的特点之外，还有一个特点就是具有。“当输入信号a满足目标序列时，match信号为1，”序列，当信号满足该序列，给出指示信号match。：初始状态，表示电路还没有收到任何一个有效数值；等，它也是数字系统中应用非常广泛的时序逻辑之一；其最基本的特性是任何相邻的两组代码中，

2024-10-06 14:58:38 1277

原创【Verilog学习日常】—牛客网刷题—Verilog企业真题—VL76

编写一个模块，对输入的时钟信号clk_in，实现，要求分频之后的时钟信号占空比为。模块应包含一个参数，用于指定分频的倍数。模块的如下：要求：使用Verilog HDL语言实现，并编写testbench验证模块的功能。

2024-10-04 15:55:27 651

原创【Verilog学习日常】—牛客网刷题—Verilog企业真题—VL75

设计一个时序电路，输入2个无符号数,位宽可以通过参数DATA_W确定，输出这两个数的和。模块的接口信号图如下：要求使用Verilog HDL语言实现，并编写testbench验证模块的功能。

2024-10-03 17:28:48 1035

原创【Verilog学习日常】—牛客网刷题—Verilog企业真题—VL74

在上图中，假设rst_n撤除（即rst_n = 1’b1）时发生在clk上升沿，如果不加该电路（异步复位同步释放电路）可能会发生亚稳态事件（有的时候会打三拍）。，故第二级触发器输出保持复位（rst_2 = 1'b0）.直到下一个时钟有效沿到来之后，才随着变为高电平（rst_2 = 1'b1）。：复位信号可以直接不受时钟信号影响，在任意时刻只要是低电平就能复位，即复位信号不需要和时钟同步；此时，以rst_1作为复位信号的第三个D触发器的复位信号有效，其输出dout被复位，即。异步复位同步释放的优点。

2024-10-02 19:02:02 1383

原创【Verilog学习日常】—牛客网刷题—Verilog企业真题—VL72、VL73

① 请用题目提供的半加器实现的参考代码如下，可在答案中添加并例化此代码。

2024-10-02 12:05:45 1014

原创【Verilog学习日常】—牛客网刷题—Verilog快速入门—VL70

"当检测到“1101”，Y输出一个时钟周期的高电平脉冲。：初始状态，表示电路还没有收到任何一个有效数值。因此，可将上述的原始状态表化为如下所示的。：表示电路收到了两个连续有效数据"：表示电路收到了三个连续有效数据“：表示电路收到了四个连续有效数据“电路的接口如下图所示。实现序列“1101”从左至右的。仅依赖于当前状态而与输入无关。：表示电路收到了一个有效的“我们给出以下两种解题思路。moore型状态机的输出。，画出其（Moore型）根据二进制状态表画出。

2024-09-30 17:34:37 812

原创【Verilog学习日常】—牛客网刷题—Verilog企业真题—VL69

信号同步的目的是防止新时钟域中第一级触发器的亚稳态信号对下一级逻辑造成影响。简单的同步器由两个触发器串联而成，中间没有其它组合电路。这种设计可以保证后面的触发器获得前一个触发器输出时，前一个触发器已退出了亚稳态，并且其输出已稳定。

2024-09-30 13:22:45 1459

原创【Verilog学习日常】—牛客网刷题—Verilog企业真题—VL67

请用Verilog设计十六进制递增计数器电路，每个时钟周期递增1。电路的接口如下图所示。Q[3:0]中，Q[3]是高位。

2024-09-28 17:21:36 1005

原创【Verilog学习日常】—牛客网刷题—Verilog企业真题—VL66

题目描述：求两个四位的数据编写一个四位的超前进位加法器，建议使用子模块提示：超前进位加法器的位公式如下这里‘+’ ‘·’符号不是‘加’和‘乘’，是‘或’和 ‘与’波形示意图：根据本题中的描述，可画出超前进位加法器电路设计图：在子模块Add1中：输入信号为1bit的a，b，C_in；其中，a、b为单比特输入信号，C_in为进位信号；输出信号分别为1bit的f，g，p；其中，f为输出信号，可表示为。g、p表示中间变量；其中；（由进位公式得出）因此，子模块的代码为：当仅考虑子模块Add1的添加时（即

2024-09-28 16:53:54 686

原创【Verilog学习日常】—牛客网刷题—Verilog企业真题—VL65

使用状态机实现时钟分频，要求对时钟进行四分频，占空比为clk为时钟rst为低电平复位clk_out 信号输出Ps 本题题解是按照的状态转移进行的，不按照此状态进行，编译器可能报错但没有影。

2024-09-28 14:10:26 530

原创【Verilog学习日常】—牛客网刷题—Verilog企业真题—VL64

存在两个同步的倍频时钟clk0 clk1,已知clk0是clk1的二倍频，现在要设计一个切换电路，sel选择时候进行切换，要求。

2024-09-27 21:50:56 851

原创【Verilog学习日常】—牛客网刷题—Verilog企业真题—VL63

设计一个模块进行，要求每四位d输为转到一位dout输出，输出valid_in表示此时的输入有效。clk为时钟rst为低电平复位valid_in 表示输入有效d 信号输入dout 信号输出。

2024-09-27 16:57:59 625

原创【Verilog学习日常】—牛客网刷题—Verilog企业真题—VL62

要求使用Verilog HDL实现，并编写testbench验证模块的功能。将序列码001011按照移位规律每三位一组，可划分为六个状态。当设计最终的序列输出时，我们发现最后的输出序列为状态。由于M（序列信号的长度）= 6，所以n≥3；将Q0、Q1、Q2均使用带复位端的D触发器例化；注意：此处将IDLE注释掉，结果仍然正确。的值（因为每次从Q0端移出数据）；因此，我们给出了以下两种代码方式；rst_n：复位信号，低电平有效。(注意：该题的Q0Q1Q2有。我们再给出一种解法，使用。根据反馈激励函数表，画。

2024-09-26 20:52:24 782

原创【Verilog学习日常】—牛客网刷题—Verilog企业真题—VL61

请设计，实现自动售卖机功能，A饮料5元钱，B饮料10元钱，售卖机可接收投币5元钱和10元钱，每次投币只可买一种饮料，考虑找零的情况。电路的接口如下图所示。sel信号会先于din信号有效，且在购买一种饮料时不变。不会出现不出现仅保持一个时钟周期。

2024-09-26 10:13:44 690

原创【Verilog学习日常】—牛客网刷题—Verilog企业真题—VL68

请设计，FIFO的深度和宽度可配置。双口RAM的参考代码和接口信号已给出，请在答案中添加并例化此部分代码。电路的接口如下图所示。端口说明如下表。接口电路图如下：input写数据时钟input写使能waddrinput写地址input输入数据input读数据时钟input读使能raddrinput读地址output输出数据input时钟input异步复位input写使能input读使能input写数据output写满信号output读空信号output读数据。

2024-09-25 13:56:38 940

原创【Verilog学习日常】—牛客网刷题—Verilog企业真题—VL60

当data发出时，该信号拉高，在确认数据被成功接收之前，保持为高，期间data应该保持不变，等待接收端接收数据。当数据接收端检测到data_req为高，表示该时刻的信号data有效，保存数据，并拉高data_ack。当数据接收端检测到data_req为高，表示该时刻的信号data有效，保存数据，并拉高data_ack。模块，模块的时钟信号分别为clk_a，clk_b。②当data_ack信号为0时，（则表明数据已发送，但receiver未确认时），，即data_req = 1'b0，然后开始计数cnt；

2024-09-23 19:58:44 695

原创【Verilog学习日常】—牛客网刷题—Verilog快速入门—VL59

根据以下RTL图，使用 Verilog HDL语言编写代码，实现相同的功能，并编写testbench验证功能。

2024-09-20 11:18:33 452

原创【Verilog学习日常】—牛客网刷题—Verilog企业真题—VL71、VL77

编写一个4bit乘法器模块，并例化该乘法器求解c=12*a+5*b，其中输入信号a,b为4bit无符号数，c为输出。注意请实现乘法功能。模块的信号接口图如下：要求使用Verilog HDL语言实现以上功能，并编写testbench验证模块的功能。

2024-09-20 09:25:20 702

原创【Verilog学习日常】—牛客网刷题—Verilog快速入门—VL24

有一个缓慢变化的1bit信号a，编写一个程序检测a信号的上升沿给出指示信号rise，当a信号出现下降沿时给出指示信号down。注：rise,down应为单脉冲信号，在相应边沿出现时的下一个时钟为高，之后恢复到0，一直到再一次出现相应的边沿。使用Verilog HDL实现以上功能并编写testbench验证。

2024-09-19 19:30:02 542

原创【Verilog学习日常】—牛客网刷题—Verilog快速入门—VL23

实现一个深度为8，位宽为4bit的ROM，数据初始化为。可以通过输入地址addr，输出相应的数据data。接口信号图如下：使用Verilog HDL实现以上功能并编写testbench验证。

2024-09-19 17:28:49 547

原创【Verilog学习日常】—牛客网刷题—Verilog快速入门—VL22

某同步时序电路的状态转换图如下，→上表示“C/Y”，为现态，→指向次态。请使用和实现此同步时序电路，用Verilog语言描述。电路的接口如下图所示，C是单bit数据输入端。

2024-09-19 15:12:22 413

原创【Verilog学习日常】—牛客网刷题—Verilog快速入门—VL21

某同步时序电路转换表如下，请使用和必要的逻辑门实现此同步时序电路，用Verilog语言描述。电路的接口如下图所示。

2024-09-19 14:26:08 483

原创【Verilog学习日常】—牛客网刷题—Verilog快速入门—VL20

请使用此和必要的逻辑门实现下列表达式。数据选择器的逻辑符号如下图：数据选择器代码如下，可在本题答案中添加并例化此数据选择器。

2024-09-17 10:46:13 422

原创【Verilog学习日常】—牛客网刷题—Verilog快速入门—VL19

下表是74HC138译码器的功能表.1xxxx11111111x1xxx11111111xxxxx11111111000000111111100001101111110001011011111000111110111100100111101110010111111011001101。

2024-09-16 20:36:01 807

原创【Verilog学习日常】—牛客网刷题—Verilog快速入门—VL18

下表是74HC138译码器的功能表.1xxxx11111111x1xxx11111111xxxxx11111111000000111111100001101111110001011011111000111110111100100111101110010111111011001101。

2024-09-16 19:58:27 1310

原创【Verilog学习日常】—牛客网刷题—Verilog快速入门—VL17

请使用3-8译码器和必要的逻辑门实现，全减器接口图如下，A是被减数，B是减数，Ci是来自低位的借位，D是差，Co是向高位的借位。3-8译码器代码如下，可将参考代码添加并到本题答案中。

2024-09-16 11:32:23 477

原创【Verilog学习日常】—牛客网刷题—Verilog快速入门—VL16

②请使用2片该优先编码器Ⅰ及必要的逻辑电路实现16线-4线优先编码器。优先编码器Ⅰ的真值表和代码已给出。可将优先编码器Ⅰ的代码添加到本题答案中，并例化。下表是8线-3线优先编码器Ⅰ的功能表xxxxxxxx0000000000000000011xxxxxxx1111001xxxxxx11010001xxxxx101100001xxxx1001000。

2024-09-15 20:13:44 1274

原创【Verilog学习日常】—牛客网刷题—Verilog快速入门—VL15

下表是8线-3线优先编码器Ⅰ的功能表。①请根据该功能表，用Verilog实现该优先编码器Ⅰ。

2024-09-15 16:03:41 810

原创【Verilog学习日常】—牛客网刷题—Verilog快速入门—VL14

请，可添加并例化题目中已给出的优先编码器代码。10个按键分别对应十进制数0-9，按键9的优先级别最高；按键悬空时，按键输出高电平，按键按下时，按键输出低电平；键盘编码电路的输出是8421BCD码。要求：键盘编码电路要有工作状态标志，以区分没有按键按下和按键0按下两种情况。

2024-09-14 21:52:39 535

原创【Verilog学习日常】—牛客网刷题—Verilog快速入门—VL13

下表是某优先编码器的真值表。①请用Verilog实现此优先编码器。

2024-09-14 19:38:51 358

原创【Verilog学习日常】—牛客网刷题—Verilog快速入门—VL12

4bit超前进位加法器的逻辑表达式如下：中间变量，和，进位：请用Verilog语言采用门级描述方式，实现此4bit超前进位加法器，接口电路如下：输入信号：A_in[3:0],B_in[3:0]C_1类型：wire输出信号：S[3:0]CO类型：wire超前进位加法器（Carry Look Ahead Adder）是对普通的全加器进行改良而设计成的并行加法器，主要是针对普通加法器串联式互相进位产生的延迟进行了改良。超前进位加法器是通过增加了一个不是十分复杂的逻辑电路来做到这点的。在电子学中，加法器（英语：ad

2024-09-13 15:05:20 734

原创【Verilog学习日常】—牛客网刷题—Verilog快速入门—VL11

某4位数值比较器的功能表如下。请用Verilog语言采用，实现此4位数值比较器A[2]B[2]A[1]B[1]A[0]B[0]Y2(A>B)Y1(A=B)Y0(AB[2]xx100A[2]B[1]x100A[2]=B[2]A[1]B[0]100A[2]=B[2]

2024-09-13 09:53:31 849

原创【Verilog学习日常】—牛客网刷题—Verilog快速入门—VL10

在数字芯片设计中，经常把实现特定功能的模块编写成函数，在需要的时候再在主模块中调用，以提高代码的复用性和提高设计的层次，分别后续的修改。请用函数实现一个4bit数据大小端转换的功能。实现对两个不同的输入分别转换并输出。程序的接口信号图如下：使用Verilog HDL实现以上功能并编写testbench验证。clk：系统时钟rst_n：异步复位信号，低电平有效a,b：4bit位宽的无符号数c,d：8bit位宽的无符号数基本知识详解：1.函数的定义：函数定义是嵌入在关键字function和endfun

2024-09-11 21:27:05 329

空空如也

空空如也