山东大学计算机组成原理实验2逻辑运算电路（含原理图，引脚分配，输入输出，含选做）

实验内容及说明

本实验要求设计一个能实现1位逻辑乘ab、逻辑或a+b、半加(ab)的逻辑运算电路。图2为实现上述逻辑功能的电路原理图，其中参与运算的两个1位二进制数为a和b，and、xor和or分别为与运算、异或运算和或运算控制输入端。

实验步骤

（1）原理图输入：根据图2所示电路，完成逻辑运算的电路原理图设计。

图2 逻辑运算电路原理图

（2）管脚锁定：完成原理图中输入、输出的管脚锁定。

可使平台工作于模式5，将 a 操作数锁定在键 4 上；将 b 操作数锁定在键 6 上；将输出 e 锁定在 D2 上；将与运算控制输入 and 端锁定在键 5 上；将或运算控制输入 or 端锁定在键 7 上；将异或运算控制输入 xor 端锁定在键 8 上。

（3）原理图编译、适配和下载：在QuartusⅡ环境中选择EP4CE6/10器件，进行原理图的编译和适配，无误后完成下载。

（4）功能测试：利用输入开关及发光二极管LD测试逻辑运算部件的功能并记录测试结果。

（5）生成元件符号。

输入输出

（1）and 为 1，a 为 1，其余输入为 0，输出为 0

（2）输入 b 为 1，or 为 1，其余输入为 0，输出为 1

（3）输入 a,b,xor 为 1，其余为 0，输出为 0

（4）输入 xor,a 为 1，其余为 0，输出为 1

选做

利用一位逻辑运算的结果实现两个4位二进制数A（a3a2a1a0）和B(b3b2b1b0)的逻辑运算并生成元件符号。使平台工作于模式5，当按键开关不足时，可使用平台上红色的拨码开关。

原理图

 管脚锁定（引脚分配）

完成原理图中输入、输出的管脚锁定。 可使平台工作于模式 5，将 a1 操作数锁定在键 1 上；将 a2 操作数锁定在键 2 上；将 a3 操作数锁定在键 3 上；将 a4 操作数锁定在键 4 上；将输出 e1 锁定在 D1 上；将输出 e2 锁 定在 D2 上；将输出 e3 锁定在 D3 上；将输出 e4 锁定在 D4 上；将与运算控制输入 and 端 锁定在键 5 上；将或运算控制输入 or 端锁定在键 6 上；将异或运算控制输入 xor 端锁定 在键 7 上，b1 恒等于 0，b2 恒等于 1，b3 恒等于 0，b4 恒等于 1。

输入输出

（1）输入 a1,a2,a3,a4,and 为 1，其余为 0，输出 e1 为 0，e2 为 1，e3 为 0，e4 为 1

（2）输入 or 为 1，a1 为 1，其余为 0，输出 e1,e2,e4 为 1，e3 为 0

（3）输入 xor 为 1，a1,a2,a3,a4 为 1，其余为 0，输出 e1,e3 为 0，e2,e4 为 1

如能打赏，不胜感激[叩谢]。