0.96寸OLED屏幕verilog驱动代码FPGA硬件驱动开发

已于 2023-05-08 15:43:29 修改
阅读量3k 收藏 65
点赞数 4
分类专栏： FPGA verilog oled驱动 文章标签： verilog fpga
于 2020-07-12 14:25:00 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Wuyo_7/article/details/107298939
版权
FPGA 同时被 3 个专栏收录
3 篇文章 2 订阅
订阅专栏
verilog
3 篇文章 1 订阅
订阅专栏
oled驱动
1 篇文章 1 订阅
订阅专栏

之前毕业设计写过的用在FPGA上的0.96寸OLED屏幕verilog驱动代码，亲测可用，有什么问题欢迎留言。

// ********************************************************************
// >>>>>>>>>>>>>>>>>>>>>>>>> COPYRIGHT NOTICE <<<<<<<<<<<<<<<<<<<<<<<<<
// ********************************************************************
// File name    : OLED94.v
// Module name  : OLED94
// Author       : Wuyo
// Web          : www.wuyo.fun
// 
// --------------------------------------------------------------------
// Code Revision History : 
// --------------------------------------------------------------------
// Version: |Mod. Date:   |Changes Made:
// V1.0     |2020/03/14   |Initial ver
// --------------------------------------------------------------------
// Module Function:OLED96驱动模块。


module OLED_drive
(
		input clk_in,  //clk_in = 50mhz
		input rst_n_in,  //rst_n_in, active low
		output reg run_flag,
		output reg oled_rst_n_out,  // reset, active low  res
		output reg oled_cs_n_out,  // chip select, active low  cs
		output reg oled_dc_out,  // data or command control   dc
		output oled_clk_out,  // clock      scl(d0)
		output reg oled_data_out  // data   sda(d1)
);

		parameter CLK_DIV_PERIOD=20; //related with clk_div's frequency
		parameter DELAY_PERIOD=25000;  //related with delay time and refresh frequency

		parameter CLK_L=2'd0;
		parameter CLK_H=2'd1;
		parameter CLK_RISING_DEGE=2'd2;
		parameter CLK_FALLING_DEGE=2'd3;

		parameter IDLE=3'd0;
		parameter SHIFT=3'd1;
		parameter CLEAR=3'd2;
		parameter SETXY=3'd3;
		parameter DISPLAY=3'd4;
		parameter DELAY=3'd5;

		parameter LOW =1'b0;
		parameter HIGH =1'b1;
		parameter CMD =1'b0;
		parameter DATA =1'b1;

//assign oled_rst_n_out = 1;  //active low level, set 1 for normal
//	assign oled_dc_out = 1;
	assign oled_clk_out = clk_div;

//initial for memory register
	reg [127:0] cmd_r [9:0];
	initial
		begin
			cmd_r[0]= {8'hae, 8'h00, 8'h10, 8'h00, 8'hb0, 8'h81, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3};   // command for initial
			cmd_r[1]= {8'hff, 8'ha1, 8'ha6, 8'ha8, 8'h1f, 8'hc8, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3};   // command for initial
			cmd_r[2]= {8'hd3, 8'h00, 8'hd5, 8'h80, 8'hd9, 8'h1f, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3};   // command for initial
			cmd_r[3]= {8'hda, 8'h00, 8'hdb, 8'h40, 8'h8d, 8'h14, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3};   // command for initial
			cmd_r[4]= {8'haf, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3};   // command for initial
			cmd_r[5]= {8'hb0, 8'h00, 8'h10, 8'hE3, 8'he3, 8'he3, 8'he0, 8'he0, 8'he0, 8'he0, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3};   // command for set row1
			cmd_r[6]= {8'hb1, 8'h00, 8'h10, 8'hE3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3};   // command for set row2
			cmd_r[7]= {8'hb2, 8'h00, 8'h10, 8'hE3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3};   // command for set row3
			cmd_r[8]= {8'hb3, 8'h00, 8'h10, 8'hE3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3, 8'he3};   // command for set row4
		end

	//initial for memory register
	reg [127:0] mem [91:0];
	reg [127:0] temp;
	initial
		begin
			mem[0]= {8'h00, 8'h00, 8'h00, 8'h00, 8'h00, 8'h00};   // 0  sp 
			mem[1]= {8'h00,8'h00,8'hFF,8'hFF,8'h03,8'h03,8'h03,8'h03,8'h00,8'h00,8'h03,8'h03,8'h00,8'h00,8'h00,8'h00};   // 1  !  
			mem[2]= {8'h00,8'h00,8'h00,8'h00,8'h7F,8'h00,8'h09,8'h00,8'h09,8'h00,8'h09,8'h00,8'h09,8'h00,8'h00,8'h00}; //F 
			mem[3]= {8'h00,8'h00,8'h00,8'h00,8'h7F,8'h00,8'h09,8'h00,8'h09,8'h00,8'h09,8'h00,8'h06,8'h00,8'h00,8'h00};   //P
			mem[4]= {8'h00,8'h00,8'h00,8'h00,8'h3E,8'h00,8'h41,8'h00,8'h41,8'h00,8'h49,8'h00,8'h79,8'h00,8'h00,8'h00};  //G
			mem[5]= {8'h00,8'h00,8'h40,8'h00,8'h38,8'h00,8'h16,8'h00,8'h13,8'h00,8'h1C,8'h00,8'h70,8'h00,8'h00,8'h00};   //A
			mem[6]= {8'h40,8'h40,8'h42,8'hCC,8'h00,8'h20,8'h22,8'hE2,8'h22,8'h22,8'hE2,8'h22,8'h22,8'h20,8'h00,8'h00};
			mem[7]= {8'h00,8'h80,8'h40,8'h3F,8'h40,8'hA0,8'h98,8'h87,8'h80,8'h80,8'h9F,8'hA0,8'hA0,8'hBC,8'h80,8'h00};   //远
			mem[8]= {8'h24,8'h24,8'hA4,8'hFE,8'h23,8'h22,8'h00,8'h3E,8'h22,8'h22,8'h22,8'h22,8'h22,8'h3E,8'h00,8'h00};
			mem[9]= {8'h08,8'h06,8'h01,8'hFF,8'h01,8'h06,8'h40,8'h49,8'h49,8'h49,8'h7F,8'h49,8'h49,8'h49,8'h41,8'h00};    //程
			mem[10]= {8'h10,8'h10,8'h10,8'hFF,8'h90,8'h20,8'h98,8'h48,8'h28,8'h09,8'h0E,8'h28,8'h48,8'hA8,8'h18,8'h00};
			mem[11]= {8'h02,8'h42,8'h81,8'h7F,8'h00,8'h40,8'h40,8'h42,8'h42,8'h42,8'h7E,8'h42,8'h42,8'h42,8'h40,8'h00};   // 控
			mem[12]= {8'h40,8'h50,8'h4E,8'h48,8'h48,8'hFF,8'h48,8'h48,8'h48,8'h40,8'hF8,8'h00,8'h00,8'hFF,8'h00,8'h00};   // 
			mem[13]= {8'h00,8'h00,8'h3E,8'h02,8'h02,8'hFF,8'h12,8'h22,8'h1E,8'h00,8'h0F,8'h40,8'h80,8'h7F,8'h00,8'h00};   // 制
			mem[14]= {8'h80,8'h84,8'h44,8'h44,8'h24,8'h14,8'h0C,8'hFF,8'h0C,8'h14,8'h24,8'h44,8'h44,8'h84,8'h80,8'h00};  // 
			mem[15]= {8'h08,8'h08,8'h08,8'h08,8'h09,8'h49,8'h89,8'h79,8'h0D,8'h0B,8'h09,8'h08,8'h08,8'h08,8'h08,8'h00};   //  
			mem[16]= {8'h04,8'h03,8'h00,8'hFF,8'h00,8'h43,8'h40,8'h7F,8'h4A,8'h4A,8'h4A,8'h4A,8'h4A,8'h7F,8'h40,8'h00};   // 
			mem[17]= {8'h02,8'h01,8'hFF,8'h00,8'h03,8'h00,8'hFF,8'h49,8'h49,8'h49,8'h7F,8'h49,8'h49,8'h49,8'hFF,8'h00};    // 
			mem[18]= {8'h02,8'h01,8'hFF,8'h00,8'h03,8'h00,8'hFF,8'h49,8'h49,8'h49,8'h7F,8'h49,8'h49,8'h49,8'hFF,8'h00};    // 
			mem[19]= {8'h02,8'h01,8'hFF,8'h00,8'h03,8'h00,8'hFF,8'h49,8'h49,8'h49,8'h7F,8'h49,8'h49,8'h49,8'hFF,8'h00};   // 		
			mem[20]= {8'h04,8'h84,8'hC4,8'hB4,8'h8C,8'h10,8'h54,8'h54,8'h54,8'hFF,8'h54,8'h54,8'h7C,8'h10,8'h10,8'h00};	  //
			mem[21]= {8'h80,8'h44,8'h28,8'h18,8'h27,8'h28,8'h49,8'h49,8'h49,8'h7F,8'h49,8'h49,8'h49,8'h48,8'h40,8'h00};	  //
			mem[22]= {8'h00,8'h04,8'h04,8'h04,8'h04,8'h04,8'h04,8'hFC,8'h04,8'h04,8'h04,8'h04,8'h04,8'h04,8'h00,8'h00};   // 
			mem[23]= {8'h20,8'h20,8'h20,8'h20,8'h20,8'h20,8'h20,8'h3F,8'h20,8'h20,8'h20,8'h20,8'h20,8'h20,8'h20,8'h00};   // 
			mem[24]= {8'h24,8'h24,8'hA4,8'hFE,8'h23,8'h22,8'h00,8'h3E,8'h22,8'h22,8'h22,8'h22,8'h22,8'h3E,8'h00,8'h00};   // 
			mem[25]= {8'h08,8'h06,8'h01,8'hFF,8'h01,8'h06,8'h40,8'h49,8'h49,8'h49,8'h7F,8'h49,8'h49,8'h49,8'h41,8'h00};   // 
			mem[26]= {8'h40,8'h30,8'h11,8'h96,8'h90,8'h90,8'h91,8'h96,8'h90,8'h90,8'h98,8'h14,8'h13,8'h50,8'h30,8'h00};   // 
			mem[27]= {8'h04,8'h04,8'h04,8'h04,8'h04,8'h44,8'h84,8'h7E,8'h06,8'h05,8'h04,8'h04,8'h04,8'h04,8'h04,8'h00};   //  ;
			mem[28]= {8'h00,8'hFE,8'h22,8'h5A,8'h86,8'h10,8'h0C,8'h24,8'h24,8'h25,8'h26,8'h24,8'h24,8'h14,8'h0C,8'h00};   // 
			mem[29]= {8'h00,8'hFF,8'h04,8'h08,8'h07,8'h80,8'h41,8'h31,8'h0F,8'h01,8'h01,8'h3F,8'h41,8'h41,8'h71,8'h00};   // =
			mem[30]= {8'h00, 8'h00, 8'h41, 8'h22, 8'h14, 8'h08};   // 30 >
			mem[31]= {8'h00, 8'h02, 8'h01, 8'h51, 8'h09, 8'h06};   // 31 ?
			mem[32]= {8'h00, 8'h32, 8'h49, 8'h59, 8'h51, 8'h3E};   // 32 @
			mem[33]= {8'h00, 8'h7C, 8'h12, 8'h11, 8'h12, 8'h7C};   // 33 A
			mem[34]= {8'h00, 8'h7F, 8'h49, 8'h49, 8'h49, 8'h36};   // 34 B
			mem[35]= {8'h00, 8'h3E, 8'h41, 8'h41, 8'h41, 8'h22};   // 35 C
			mem[36]= {8'h00, 8'h7F, 8'h41, 8'h41, 8'h22, 8'h1C};   // 36 D
			mem[37]= {8'h00, 8'h7F, 8'h49, 8'h49, 8'h49, 8'h41};   // 37 E
			mem[38]= {8'h00, 8'h7F, 8'h09, 8'h09, 8'h09, 8'h01};   // 38 F
			mem[39]= {8'h00, 8'h3E, 8'h41, 8'h49, 8'h49, 8'h7A};   // 39 G
			mem[40]= {8'h00, 8'h7F, 8'h08, 8'h08, 8'h08, 8'h7F};   // 40 H
			mem[41]= {8'h00, 8'h00, 8'h41, 8'h7F, 8'h41, 8'h00};   // 41 I
			mem[42]= {8'h00, 8'h20, 8'h40, 8'h41, 8'h3F, 8'h01};   // 42 J
			mem[43]= {8'h00, 8'h7F, 8'h08, 8'h14, 8'h22, 8'h41};   // 43 K
			mem[44]= {8'h00, 8'h7F, 8'h40, 8'h40, 8'h40, 8'h40};   // 44 L
			mem[45]= {8'h00, 8'h7F, 8'h02, 8'h0C, 8'h02, 8'h7F};   // 45 M
			mem[46]= {8'h00, 8'h7F, 8'h04, 8'h08, 8'h10, 8'h7F};   // 46 N
			mem[47]= {8'h00, 8'h3E, 8'h41, 8'h41, 8'h41, 8'h3E};   // 47 O
			mem[48]= {8'h00, 8'h7F, 8'h09, 8'h09, 8'h09, 8'h06};   // 48 P
			mem[49]= {8'h00, 8'h3E, 8'h41, 8'h51, 8'h21, 8'h5E};   // 49 Q
			mem[50]= {8'h00, 8'h7F, 8'h09, 8'h19, 8'h29, 8'h46};   // 50 R
			mem[51]= {8'h00, 8'h46, 8'h49, 8'h49, 8'h49, 8'h31};   // 51 S
			mem[52]= {8'h00, 8'h01, 8'h01, 8'h7F, 8'h01, 8'h01};   // 52 T
			mem[53]= {8'h00, 8'h3F, 8'h40, 8'h40, 8'h40, 8'h3F};   // 53 U
			mem[54]= {8'h00, 8'h1F, 8'h20, 8'h40, 8'h20, 8'h1F};   // 54 V
			mem[55]= {8'h00, 8'h3F, 8'h40, 8'h38, 8'h40, 8'h3F};   // 55 W
			mem[56]= {8'h00, 8'h63, 8'h14, 8'h08, 8'h14, 8'h63};   // 56 X
			mem[57]= {8'h00, 8'h07, 8'h08, 8'h70, 8'h08, 8'h07};   // 57 Y
			mem[58]= {8'h00, 8'h61, 8'h51, 8'h49, 8'h45, 8'h43};   // 58 Z
			mem[59]= {8'h00, 8'h00, 8'h7F, 8'h41, 8'h41, 8'h00};   // 59 [
			mem[60]= {8'h00, 8'h55, 8'h2A, 8'h55, 8'h2A, 8'h55};   // 60 .
			mem[61]= {8'h00, 8'h00, 8'h41, 8'h41, 8'h7F, 8'h00};   // 61 ]
			mem[62]= {8'h00, 8'h04, 8'h02, 8'h01, 8'h02, 8'h04};   // 62 ^
			mem[63]= {8'h00, 8'h40, 8'h40, 8'h40, 8'h40, 8'h40};   // 63 _
			mem[64]= {8'h00, 8'h00, 8'h01, 8'h02, 8'h04, 8'h00};   // 64 '
			mem[65]= {8'h00, 8'h20, 8'h54, 8'h54, 8'h54, 8'h78};   // 65 a
			mem[66]= {8'h00, 8'h7F, 8'h48, 8'h44, 8'h44, 8'h38};   // 66 b
			mem[67]= {8'h00, 8'h38, 8'h44, 8'h44, 8'h44, 8'h20};   // 67 c
			mem[68]= {8'h00, 8'h38, 8'h44, 8'h44, 8'h48, 8'h7F};   // 68 d
			mem[69]= {8'h00, 8'h38, 8'h54, 8'h54, 8'h54, 8'h18};   // 69 e
			mem[70]= {8'h00, 8'h08, 8'h7E, 8'h09, 8'h01, 8'h02};   // 70 f
			mem[71]= {8'h00, 8'h18, 8'hA4, 8'hA4, 8'hA4, 8'h7C};   // 71 g
			mem[72]= {8'h00, 8'h7F, 8'h08, 8'h04, 8'h04, 8'h78};   // 72 h
			mem[73]= {8'h00, 8'h00, 8'h44, 8'h7D, 8'h40, 8'h00};   // 73 i
			mem[74]= {8'h00, 8'h40, 8'h80, 8'h84, 8'h7D, 8'h00};   // 74 j
			mem[75]= {8'h00, 8'h7F, 8'h10, 8'h28, 8'h44, 8'h00};   // 75 k
			mem[76]= {8'h00, 8'h00, 8'h41, 8'h7F, 8'h40, 8'h00};   // 76 l
			mem[77]= {8'h00, 8'h7C, 8'h04, 8'h18, 8'h04, 8'h78};   // 77 m
			mem[78]= {8'h00, 8'h7C, 8'h08, 8'h04, 8'h04, 8'h78};   // 78 n
			mem[79]= {8'h00, 8'h38, 8'h44, 8'h44, 8'h44, 8'h38};   // 79 o
			mem[80]= {8'h00, 8'hFC, 8'h24, 8'h24, 8'h24, 8'h18};   // 80 p
			mem[81]= {8'h00, 8'h18, 8'h24, 8'h24, 8'h18, 8'hFC};   // 81 q
			mem[82]= {8'h00, 8'h7C, 8'h08, 8'h04, 8'h04, 8'h08};   // 82 r
			mem[83]= {8'h00, 8'h48, 8'h54, 8'h54, 8'h54, 8'h20};   // 83 s
			mem[84]= {8'h00, 8'h04, 8'h3F, 8'h44, 8'h40, 8'h20};   // 84 t
			mem[85]= {8'h00, 8'h3C, 8'h40, 8'h40, 8'h20, 8'h7C};   // 85 u
			mem[86]= {8'h00, 8'h1C, 8'h20, 8'h40, 8'h20, 8'h1C};   // 86 v
			mem[87]= {8'h00, 8'h3C, 8'h40, 8'h30, 8'h40, 8'h3C};   // 87 w
			mem[88]= {8'h00, 8'h44, 8'h28, 8'h10, 8'h28, 8'h44};   // 88 x
			mem[89]= {8'h00, 8'h1C, 8'hA0, 8'hA0, 8'hA0, 8'h7C};   // 89 y
			mem[90]= {8'h00, 8'h44, 8'h64, 8'h54, 8'h4C, 8'h44};   // 90 z
			mem[91]= {8'h14, 8'h14, 8'h14, 8'h14, 8'h14, 8'h14};   // 91 horiz lines
	
		end
	
//clk_div = clk_in/CLK_DIV_PERIOD, 50% is high voltage
		reg clk_div; 
		reg[15:0] clk_cnt=0;
		always@(posedge clk_in or negedge rst_n_in)
		begin
			if(!rst_n_in) 
				clk_cnt<=0;
			else begin
				clk_cnt<=clk_cnt+1;  
				if(clk_cnt==(CLK_DIV_PERIOD-1)) clk_cnt<=0;
				if(clk_cnt<(CLK_DIV_PERIOD/2)) clk_div<=0;
				else clk_div<=1;
			end
		end

//divide clk_div 4 state, RISING and FALLING state is keeped one cycle of clk_in, like a pulse.
		reg[1:0] clk_div_state=CLK_L;  
		always@(posedge clk_in or negedge rst_n_in)
		begin
			if(!rst_n_in) clk_div_state<=CLK_L;
			 else 
				case(clk_div_state)
					CLK_L: begin
							if (clk_div) clk_div_state<=CLK_RISING_DEGE;  
							else clk_div_state<=CLK_L;
						end
					CLK_RISING_DEGE :clk_div_state<=CLK_H;  
					CLK_H:begin                 
							if (!clk_div) clk_div_state<=CLK_FALLING_DEGE;
							else clk_div_state<=CLK_H;
						end 
					CLK_FALLING_DEGE:clk_div_state<=CLK_L;  
					default;
				endcase
		end

reg shift_flag = 0;
reg[6:0] x_reg;
reg[2:0] y_reg;   
reg[7:0] char_reg;
reg[8:0] temp_cnt;
reg[7:0] data_reg; 
reg[2:0] data_state=IDLE; 
reg[2:0] data_state_back; 
reg[7:0] data_state_cnt=0;  
reg[3:0] shift_cnt=0; 
reg[25:0] delay_cnt=0;  
//Finite State Machine, 
always@(posedge clk_in or negedge rst_n_in)      
begin
	if(!rst_n_in) 
		begin 
			data_state<=IDLE;
			run_flag <= 1;
			data_state_cnt<=0;
			shift_flag <= 0;
			oled_cs_n_out<=HIGH;
		end
    else
		case (data_state)
			IDLE: begin
					oled_cs_n_out<=HIGH;
					data_state_cnt<=data_state_cnt+1;
					case(data_state_cnt)
						0: oled_rst_n_out <= 0;
						1: data_state<=DISPLAY;
						2: oled_rst_n_out <= 1;
						3: data_state<=DISPLAY;
						//display initial
						4: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=CMD;char_reg<=0; end
						5: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=CMD;char_reg<=1; end
						6: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=CMD;char_reg<=2; end
						7: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=CMD;char_reg<=3; end
						8: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=CMD;char_reg<=4; end
						//clear display
						9: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=CMD;char_reg<=5; end
						10: begin data_state<=CLEAR;data_state_back<=CLEAR; end
						11: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=CMD;char_reg<=6; end
						12: begin data_state<=CLEAR;data_state_back<=CLEAR; end
						13: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=CMD;char_reg<=7; end
						14: begin data_state<=CLEAR;data_state_back<=CLEAR; end
						15: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=CMD;char_reg<=8; end
						16: begin data_state<=CLEAR;data_state_back<=CLEAR; end
						//set start point
						17: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=CMD;char_reg<=5; end
						//wite the word
						18: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=2; end
						19: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=3; end
						20: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=4; end
						21: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=5; end
						22: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=6; end
						23: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=8; end
						24: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=10; end
						25: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=12; end
						//set start point
						26: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=CMD;char_reg<=6; end
						//wite the word
						27: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=0; end
						28: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=0; end
						29: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=0; end
						30: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=0; end
						31: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=7; end
						32: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=9; end
						33: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=11; end
						34: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=13; end
            //set start point
						35: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=CMD;char_reg<=7; end
						//wite the word
						36: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=18; end
						37: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=20; end
						38: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=22; end
						39: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=24; end
						40: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=26; end
						41: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=28; end
						42: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=14; end
						43: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=17; end
            //set start point
						44: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=CMD;char_reg<=8; end
						//wite the word
						45: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=19; end
						46: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=21; end
						47: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=23; end
						48: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=25; end
						49: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=27; end
						50: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=29; end
						51: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=15; end
						52: begin data_state<=DISPLAY;data_state_back<=DISPLAY;oled_dc_out<=DATA;char_reg<=16; end
						53: begin data_state_cnt<=17;run_flag <= ~run_flag; end
						default;
					endcase
				end
				
			SHIFT: begin
					if(!shift_flag)
						begin
							if (clk_div_state==CLK_FALLING_DEGE)  
								begin
									if (shift_cnt==8)  
										begin
											shift_cnt<=0;
											data_state<=data_state_back;
										end
									else begin
											oled_cs_n_out<=LOW;
											oled_data_out<=data_reg[7];   
											shift_flag <= 1;
										end
								end
						end
					else
						begin
							if (clk_div_state==CLK_RISING_DEGE)   
								begin  
									data_reg<={data_reg[6:0], data_reg[7]};  
									shift_cnt<=shift_cnt+1;
									shift_flag <= 0;
								end
						end
				end

			DISPLAY: begin
						temp_cnt<=temp_cnt+1;
						oled_cs_n_out<=HIGH;
						if (temp_cnt==16) 
							begin
								data_state<=IDLE;
								temp_cnt<=0; 
							end
						else 
							begin
								temp = (oled_dc_out==CMD)? cmd_r[char_reg]:mem[char_reg];
								case (temp_cnt)
									0 :  data_reg<=temp[127:120];
									1 :  data_reg<=temp[119:112];
									2 :  data_reg<=temp[111:104];
									3 :  data_reg<=temp[103:96];
									4 :  data_reg<=temp[95:88];
									5 :  data_reg<=temp[87:80];
									6 :  data_reg<=temp[79:72];
									7 :  data_reg<=temp[71:64];
									8 :  data_reg<=temp[63:56];
									9 :  data_reg<=temp[55:48];
									10 :  data_reg<=temp[47:40];
									11 :  data_reg<=temp[39:32];
									12 :  data_reg<=temp[31:24];
									13 :  data_reg<=temp[23:16];
									14 :  data_reg<=temp[15:8];
									15 :  data_reg<=temp[7:0];
									default;
								endcase
								data_state<=SHIFT;
							end
					end
			
			CLEAR: begin            
					data_reg<=8'h00;
					temp_cnt<=temp_cnt+1;
					oled_cs_n_out<=HIGH;
					oled_dc_out<=DATA;
					if (temp_cnt>=128) 
						begin
							temp_cnt<=0;
							data_state<=IDLE;
						end
					else data_state<=SHIFT;
				end
			
			DELAY: begin
					if(delay_cnt==DELAY_PERIOD)
						begin
							data_state<=IDLE; 
							delay_cnt<=0;
						end
					else delay_cnt<=delay_cnt+1;
				end
					   
			default;
		endcase
end

endmodule
Wuyo_7
关注
  • 4
    点赞
  • 踩
  • 65
    收藏
    觉得还不错? 一键收藏
  • 47
    评论
专栏目录
FPGA：0.96寸oled字符显示（可直接运行）
04-22
工程是用国产京微齐力的HMEP1P060板子做的，可以做移植，只需要在quartus或者vivdo建立工程，把代码放进去综合即可。（除了源码工程，还有字符提取软件） 工程讲解：https://blog.csdn.net/weixin_46423500/article/details/124349430 FPGA模块： 顶层模块：JWQL_oled_v2_top 屏幕清除模块：Oled_Clear IIC驱动模块：I2C_Master 屏幕全亮模块：Oled_On 显示控制模块：Oled_Show_control 信息缓存区模块：font_data
FPGA驱动OLED动态显示（Verilog代码）,源工程
10-22
1、采用altera的芯片，使用7针4线SPI接口OLED模块，利用纯Verilog语言控制OLED实现实时动态数据显示。根据工程中的引脚约束正确连接好接线，可以直接使用工程。 2、开发平台是友晶的DEO-nano板，软件版本：quartusII 13.0 SPI Web Edition， FPGA芯片型号：EP4CE22F17C6N
FPGA驱动1.3寸OLED显示屏源代码
最新发布
01-14
FPGA_ZYNQ7010驱动1.3寸OLED显示屏源代码
FPGA驱动OLED Verilog代码 （二）------ OLED初始化
xyx0610的博客
11-26 5681
一、概述： 逐字节发送初始化命令给OLED，设置OLED的一些寄存器。当然，我自己肯定也没有去研究过应该发哪些命令（毕竟用32的使用都是直接copy的代码），然后现在也是参照之前32驱动OLED的初始化命令来实现OLED的初始化。 先贴一份32的代码（大伙也可以自己去改编为Verilog来练练手） void OLED_Init(void) { OLED_SPI_Init(); OLED_CLK = 1; OLED_RST = 0; OLED_DLY_ms(10...
0.96寸OLED 的驱动原理及代码（IIC模式）
热门推荐
qq_36461474的博客
01-15 1万+
前言 这类屏幕大部分是由SSD1306来驱动的，datasheet在这： 链接 英语好的直接看这个PDF就明白了，英语不好的…还不赶紧好好学习一下，下面也是挑手册内容讲一讲，图也是手册里面截的 关于IIC总线，就不啰嗦了。 正文 从机地址 b7 b6 b5 b4 b3 b2 b1 b0 0 1 1 1 1 0 SA0 R/W_ SA0用来扩展从机地址，一般硬件设置为0。 b0指明读写操作的，一般写的比较多，这一位是0。 所以地址为0x78 屏幕像素与GDDRAM (Graphic Dis
STM32HAL库 0.96寸4针OLED驱动代码
12-13
单片机：STM32F103C8T6 软件版本：STM32CubeMX 4.20.1 单片机固件包：STM32Cube_FW_F1_V1.4.0
【OLED驱动】：stm32F103的四线模拟IIC驱动的0.96寸OLED屏幕显示数字，字母，汉字，图片的例程
嵌入式up
09-05 6541
【OLED驱动】：stm32F103的四线模拟IIC驱动的OLED屏幕显示数字，字母，汉字，图片的例程
STM32配合cubeMX硬件I2C驱动0.96寸OLED
我的博客
05-29 4682
有机发光二极管OLED）又称有机电激发光显示OELD）、有机发光半导体，OLED技术最早于1950年代和1960年代由法国人和美国人研制，其后由美国柯达及英国剑桥大学加以演进，日本SONY及韩国三星和LG等公司于21世纪开始量产，现在的市场都趋近于OLED但是在寿命上比LCD短。[来源请求]OLED（有机发光二极管）与TFT-LCD（薄膜晶体管液晶显示器）为不同类型的产品，OLED具有自发光性、广视角、高对比、低耗电、高反应速率、全彩化及制程简单等优点，但相对的在大面板价格、技术选择性 、寿命、分辨率色彩。
推荐一个FPGA代码下载网站
diaojiangxue的博客
09-13 437
推荐一个FPGA代码下载网站：hdlcode.com
0.96寸OLED显示屏标准库移植HAL库驱动代码，使用模拟IIC
06-13
基于HAL库的0.96寸OLED屏驱动代码，在标准库的基础上修改而来，使用CUBEMX生成代码后直接将.c和.h文件拷贝到工程文件夹即可。IIC时钟引脚PA11，数据引脚PA12，可自定义随意修改为自己的IO口，具体的实现过程可以看我的博客。
oled.zip_0.96寸_0.96寸的oled_OLED显示数字_oled驱动_stationrhy
07-15
综上所述，这个压缩包提供的资源是一个完整的0.96寸OLED显示屏SPI驱动解决方案，涵盖了硬件设计、驱动代码和编译过程，对于学习和开发基于FPGA的OLED显示应用非常有价值。开发者可以从中理解如何将数字逻辑设计与...
LMH6518 Verilog驱动代码 FPGA直接例化使用
09-28
LMH6518 带宽可达900MHz，数字控制，可变增益放大器 数字控制接口SPI接口 可用于高速采集卡模拟前端或示波器...LMH6518 Verilog驱动代码 FPGA直接例化使用 rw_ctrl引脚用于控制SPI 中SDIO三态门控制，在TOP层模块使用
FPGA驱动OLED动态显示（Verilog代码）——SPI写操作——Part3
王纯配的博客
10-23 7174
/*--------------------------------------------------------------*\ Filename : spi_write.v Author : Cwang Description : Revision History : 2017-10-16 Revision 1.0 Email : wangcp@hitrobot
Verilog单周期cpu
qq_51802524的博客
06-04 1529
verilog单周期cpu.cnu
7针0.96寸OLED的HAL库代码（硬件SPI/全代码/stm32f1/CubeMX配置/包含有正负浮点数/100%一次点亮）
想要亿只独角兽的博客
04-16 3361
7针0.96寸OLED的 #硬件SPI #HAL库版驱动代码（STM32F103）
FPGA驱动OLED Verilog代码 （四）------ 字符和汉字显示
xyx0610的博客
11-27 4054
一、概述： 首先先展示一下成果图，然后主要使用RAM的读写来完成，下面依次介绍各个模块 二、OLED显示原理（部分） oled分为7页，每一页有128个字节用来显示 首先先设置页地址，然后设置列的低地址和高地址（这里不是很理解，设置扫描方向吗？） 设置好后依次写入128个显示数据，完成一页的显示，如果你的字模为8*8的，那这样就能完整显示出一个字了（如下图x一样） 但是如果字体的高度大于8怎么办了？ ...
I2C协议驱动OLED的Verilog代码
sdau2005的博客
02-22 1103
I2C协议驱动0.96吋OLED，Verilog源码，包括顶层和I2C协议底层文件
0.96oled pynq verilog编程
05-15
0.96 OLED是一种针对Pynq FPGA平台的显示设备，使用Verilog编程语言可以对其进行编程。Verilog是一种硬件描述语言，常用于FPGA的开发和设计，它可以描述电路的逻辑功能、时序和结构。在使用Verilog对0.96 OLED进行编程时，可以通过对其驱动电路进行设计来实现多种功能，如在屏幕上显示文字、图形和动画等。通过编写适合的Verilog代码，可以使0.96 OLED显示出所需的信息，从而满足各种应用需求。 使用Pynq平台进行开发也是非常方便的，它提供了一种基于Python的编程环境，让开发人员可以更快速地进行开发和调试。同时，Pynq平台还提供了许多优秀的硬件加速模块，如高速ADC、DAC模块等，供开发者们进行二次开发。因此使用Verilog编程实现0.96 OLED的控制，可以使我们更加轻松地进行图形界面开发，达到更好的用户交互效果。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 47
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值