20200304 m0内核问题：非对齐访问引发的问题分析

最新推荐文章于 2023-03-29 22:34:20 发布
最新推荐文章于 2023-03-29 22:34:20 发布
阅读量584 收藏
点赞数
分类专栏： IAR8.0使用心得
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/X_2016_11/article/details/104659949
版权

今天在电动车项目中发现一件奇怪的事情，定义一个指针后，指针存储的地址居然是一个不被4整除的地址！！，这违反了单片机硬件错误规定，从而对这个地址进行赋值时发现，进入硬件错误中断。  通过查阅资料发现。m0内核的单片机有一种非对齐访问的硬件错误，在M3以上的单片机不存在此类问题！！  最终我利用static这个指针，成功的把跳转地址变成4的整数!!!

 

最后的最后发现 是因为IAR中设置的代码优化等级设置成最高了，导致跳转地址分配错误。！！、

以后在调试时，要设置成最低，虽然这样出来的代码大小会变大！！！

XQX_2016_11
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
cortex-m0非对齐访问引发的问题分析
codeyouth的博客
09-03 2811
移植国产实时操作系统djyos到国产芯片ZQ1201(内核cortex-m0)时，程序会进入异常，后来在跟代码的时候发现，在获取事件参数的时候，用来存事件参数的地址是非对齐的，地址为0x10038eb。 后来发现该参数是用枚举声明的，该枚举的原型如下： enum __shell_mode { dbug = 1, normal }; 因为该枚举里面就2个数，1和2...
关于Cortex M0 核不支持非对齐内存访问的问题
a136498491的博客
07-31 2093
最近把STC15W4K上的程序转移到NV32F100上遇到了非对齐访问的问题。 解决办法是： 编译器（Keil或IAR）会帮你解决。 但是你得告诉他。 用 __packed 修饰定义的结构体，就是告诉它，这个可能是非对齐访问，你帮我解决。 （PS：我用的IAR，没试过Keil）...
【STM32】CortexM0单片机中的非对齐访问造成的HardFault
tanzhuolin
06-01 2847
1、问题引入和结论 在CortexM0单片机中，在使用指针进行内存访问的时候需要特别留意访问地址的合法性问题，否则稍有不慎就会进入HardFault，痛苦不堪。 这里先将结论抛出来： 1、u8类型的指针，读写任何地址均是合法的，不会进入HardFault 2、u16类型的指针，读写地址必须是2的倍数，否则会进入HardFault 3、u32类型的指针，读写地址必须是4的倍数，否则会进入HardFault 我们针对以上三个结论分别做测试。 PS：本试验涉及到结构体的字节对齐知识点，如果有疑惑的地方可以查看：结
注意Cortex-M0处理器的内核不支持非对齐内存访问
qq_33471732的博客
03-09 711
Cortex-M0处理器的内核并不支持非对齐内存访问。当Cortex-M0尝试执行非对齐访问时，将会触发一个硬件异常，需要在异常处理程序中进行处理。因此，在使用Cortex-M0处理器时，需要遵循内存对齐的规则，以避免非对齐访问导致的异常。Cortex-M0是一款基于ARMv6-M架构的微控制器处理器，其内核不支持非对齐内存访问。这是因为非对齐内存访问需要进行额外的处理，包括对内存地址进行解码和多次访问内存等操作，这些操作会增加处理器的复杂度和成本。
cortex-m3非对齐访问引发HardFault
魔罗的专栏
08-22 2098
进行stm32 或者lpc开发时遇到HardFault错误。一般是数组越界访问或者堆栈溢出，今天遇到了个非对齐访问，源代码如下： u32 *p; .... p = (u32 *)&buf[xxx]; for (...; ...; ...) { *p++ = xxx;//=>进入HardFault } 避免非对齐错误的方法使用关键字__pa
问题分析与决策管理教程
06-20
问题分析与决策管理教程
STM32最小系统资料M0内核
01-28
STM32F030F4P6 核心板 开发板 小系统板子 CORTEX-M0内核
M0启动流程分析.vsdx
08-03
M0核启动流程分析图 针对M0 的启动流程结合实际分析总结出来的 有助于大家理解 启动问价都做了什么 __main()
编程技术_Cortex-M0 内核-综合文档
05-19
编程技术_Cortex-M0 内核
算法设计与分析：石子合并问题
12-06
问题描述：在一个圆形操场的四周摆放着n堆石子。现要将石子有次序地合并成一堆。规定每次只能选择相邻的两堆石子合并成新的一堆，并将新的一堆石子数记为该次合并的得分。
复旦微FMQL(国产Zynq) 【IAR裸机开发之PS】——非字节对齐访问
shizhibuyi1234的博客
07-13 2657
在x86架构下，我们经常会有这种操作
非对齐内存访问
sjc2870的博客
11-12 3023
========================= 非对齐内存访问 :作者: Daniel Drake dsd@gentoo.org, :作者: Johannes Berg johannes@sipsolutions.net :以及和来自他们的帮助: Alan Cox, Avuton Olrich, Heikki Orsila, Jan Engelhardt, Kyle McMartin, Kyle Moffett, Randy Dunlap, Robert Hancock, Uli Kunitz, Vad
单片机的非对齐访问导致硬件错误
a369000753的博客
06-04 2282
在cortex-m0编程的时候，要注意cpu的非对齐访问，因为cortex-m0的访问的32位的也就是4个字节。下面我们在做一个实验，来验证飞对齐访问导致cpu出错 void fun(uint16_t *point) { uint8_t buf[3] = {0}; *point  =  0; SEGGER_RTT_printf(0,"point: %x \r\n",*point)
Data abort为例子：数据非对齐访问异常
jet
08-11 1499
Data abort为例子：数据非对齐访问异常 例子1 数据非对齐异常 1. 首先看call stack 如下图： 目的：Call stack反应出任务的调用流程。 2. 分析当前指令位置： 目的：从上如可以看出， 1）当前指令的大概执行位置，以及前后函数位置；2）得到当前指令的执行情况：如寄存器，变量，内存地址等等，比如现在可以看出R4 R0 R1这些相关寄存器的
非对齐访问——以ARM为例
深空深蓝的博客
09-22 7458
数据的对齐与非对齐访问12 Older ARM processors require data load and stores to be to/from architecturally aligned addresses. This means: LDRB/STRB - address must be byte aligned LDRH/STRH - address must be 2-byte aligned LDR/STR - addres
CDS 未对齐访问异常 【2】
yangzhao0001的博客
11-30 641
1、异常表现 图1 debug 图2 pctrace view 图3 control-registers 图4 disassembly 图5 main-registers 2、分析 （1）epsr 0x80010151 分析知：未对齐访问异常 （2）epc 0x8003b8de  和 图4 disassembly 和
调试硬错误HardFault.
相信你可以的-博客
01-06 519
记录 MDK在线调试 硬件错误HardFault. 问题：Demo下的main只做一件事自增i,也会进入hardfault，什么情况？ 参考大神笔记 、、、： ## https://blog.csdn.net/qq1226046245/article/details/124238835 // HardFault_Handler故障原因排查 ## https://blog.csdn.net/u013184273/article/details/84440177 //手把手教你查找stm32 HardF
ARMv8-A非对齐数据访问支持（Alignment support）
热门推荐
DayDayUp
03-29 1万+
例如，字数据可位于0x1000或0x1004，而不能位于0x1001、0x1002或0x1003，对于半字数据，地址可以为 0x1000 或 0x1002，而不能为 0x1001。由于存储器系统为32位的（至少从编程模型的角度来看是这样的），大小为32位（4 byte（字节）字节，或 1 word（字））或16位（2字节，或半字）可以是对齐也可以是不对齐的。PC对齐检查将生成一个与指令获取相关的PC对齐错误异常，在AArch64状态时，试图从架构上执行一条指令，该指令是用未对齐的PC获取的。
字节不对齐,后果很严重
suerain的专栏
11-12 2894
最近公司的软件需要从windows版本移植到solaris版本（我们用的V240机器，sparc芯片，solaris9），移植倒是很顺利，虽然vc对C++标准的支持不是很严格，到了GCC以后，很多地方编译不过，但毕竟只是语法的问题，调整一下就编译过去了，但是程序运行的时候，发现有的用例跑起来的时候会导致程序core dump。使用GDB调试了好几次，都是在某个对int指针赋值的时候，程序崩溃了，这
m0内核芯片启动流程
最新发布
10-12
m0内核芯片启动流程主要分为4个阶段：复位、基础初始化、系统初始化和应用初始化。具体流程如下： 1. 复位阶段：芯片上电后，首先进行的是复位操作，将所有寄存器的值清零，初始化时钟等基本设置。 2. 基础初始化...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值