Modelsim仿真基础流程（Verilog）

最新推荐文章于 2024-07-16 17:28:12 发布
最新推荐文章于 2024-07-16 17:28:12 发布
阅读量273 收藏
点赞数 6
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/YY2391651369/article/details/139807146
版权

1、点击file,选择new,选择project输入工程名

2、点击Browse,找到设计文件和测试文件

3、选中两个文件，点击打开

4、鼠标右击选择compile->compile all

5、编译成功说明没有基础语法问题

6、回到library界面展开work库,找到设计文件的测试文件，选择Simulate without Optimization

7、在实例化的模块上右击，选择add wave

8、点击Run all获得波形

9、成功后波形如图

高能电灯泡
关注
  • 6
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
AES加密算法modelsim仿真-Verilog语言
06-12
在这个项目中，"AES加密算法modelsim仿真-Verilog语言"主要包含以下几个关键知识点： 1. **AES加密算法**：AES是由NIST（美国国家标准与技术研究所）在2001年确立的，取代了DES成为新的加密标准。它基于128位的块...
基于verilogHDL的PCIE接口设计以及Modelsim仿真.7z
07-09
基于verilogHDL的PCIE接口设计以及Modelsim仿真,FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物.PCI-Express是一种高速串行计算机扩展总线标准，它原来的名称为“3GIO”，...
ModelSim仿真Verilog文件
红茶绿茶和奶茶的博客
10-24 6255
使用Modelsim仿真简单的Verilog文件，可分为以下几个步骤： 1打开Modelsim 2 更改项目文件夹，建立项目 3建立项目文件和测试文件 4编译源文件 5启动仿真、添加波形 下面以一个十进制计数器为例，建立仿真。 1更改项目文件夹，并建立项目 2在该项目下建立两个源文件，一个要仿真的源文件，一个是testbeach源文件 文件内容 //十进制计数器 module test( ...
FPGA学习笔记（2）——Verilog语法及ModelSim使用
qq_45362336的博客
05-03 1438
（2）if/else要配对以免产生latch（锁存器），case的状态如果没有给完全，必须要给default，否则也会生成latch。6、运算符：算数运算符（+ - * / %）、关系运算符（> < >= <= ==!移位运算符（<< >> ，例子：8’b11110000 >>2 = 2’b00111100,0填充）、拼接运算符（{}）b:c，a为真，选择b，否则选择c）、位运算符（~ & | ^）、（2）线网类型：表示结构实体之间的物理连线，此变量不能存储值，它的值由驱动它的元件所决定。
Verilog学习之触发器与modelsim仿真
zyp626的博客
03-20 930
​ ​本文将学习常见类型触发的verilog编写，结合仿真结果来熟悉。​ ​触发器在verilog中的作用主要是具有存储作用，由时钟信号来触发改变存储内容，较常见的触发从同步，异步角度来区分，可分为同步清零，同步置位，异步清零，异步置位。具体实现与仿真如下//同步清零beginif(rst)elseif (cls)elseend波形如下，只有rst和cls信号都为0时，输出信号为输入信号，其余情况输出为0同步清零//同步置位if(rst)else。
Verilog Modelsim仿真
lb_99的博客
05-07 745
1.用Quartus two新建一个工程。 2.选择Verilog HDL File,点击确定。 3.输入代码，将代码保存重命名。 4.保存好之后，在工程中插入重命名的文件，并选择使用modelsim联合使用。 5.运行，并和modelsim 一起联合使用，系统自动跳转到modelsim界面，最后输入数值即可联合成功。 6.视频过程链接分享：https://v.qq.com/x/page/k3244o0c33h.html ...
Modelsim仿真操作指导
热门推荐
zyp626的博客
02-14 1万+
本文主要介绍只使用modelsim进行verilog仿真的详细操作，也介绍了常见的问题
基于verilog的SPI接口设计，modelsim仿真测试。verilog代码，word文章。
05-03
基于verilog的SPI接口设计，modelsim仿真测试。SPI是Motorola公司提出的外围接口协议，它采用一个串行、同步、全双工的通信方式，解决了微处理器和外设之间的串行通信问题，并且可以和多个外设进行直接通信。用...
ModelSim轻松入门_verilog_modelsim_
10-04
Modelsim仿真工具是Model公司开发的。它支持Verilog、VHDL以及他们的混合仿真，它可以将整个程序分步执行，使设计者直接看到他的程序下一步要执行的语句，而且在程序执行的任何步骤任何时刻都可以查看任意变量的当前...
FPGA 项目菜单功能比较
bjcyck的博客
07-09 1145
FPGA I/O：最适合直接与外部设备交互的应用。：最适合需要高频操作和精确时序控制的应用。Register：最适合需要复杂数据处理和计算的应用。Handshake：最适合需要可靠数据传输和同步的应用。Memory：最适合需要大容量数据存储和快速存取的应用。FIFO：最适合需要高效数据流处理和速度匹配的应用。：最适合需要高级功能集成和简化设计的应用。
FPGA CFGBVS 管脚接法
Hello-FPGA
07-16 118
原理图 CFGBVS 接地肯定是不对的，必须拉高到3.3V，还好留了1个0欧姆电阻在这里 还可以飞线补救一下。
32.同步FIFO-IP核的调用
2301_80417284的博客
07-12 704
同步FIFO-IP核的调用
FPGA之术语
starmier的博客
07-09 957
JTAG是联合测试行动组的缩写，是一种标准的测试接口，用于对电子设备进行测试和编程。差分信号可以减少电磁干扰（EMI）和信号退化，因为它们通过测量两个信号之间的电压差来确定信号状态，而不是每个信号的绝对电压。信号类型: sys_clk_p/n作为系统时钟信号，使用差分信号可以提供更准确的同步，而rst_n作为复位信号，可能不需要高速传输，因此使用LVCMOS33标准可能足够。DIFF_SSTL12和LVCMOS33是两种不同的电气接口标准，它们定义了信号的电压水平和特性，通常用于高速数字电路的信号传输。
FPGA实训报告DAY 1(Verilog HDL)
CWPIN21的博客
07-11 809
通过实习，对 FPGA 和 Verilog 有了初步的了解和认识。在学习 FPGA 简介的过程中，明白了 FPGA 的灵活性和可重构性为数字电路设计带来了极大的便利，能够满足不同应用场景的需求。同时，也感受到了 FPGA 技术在现代电子系统中的重要地位和广阔的发展前景。在学习 Verilog 基础语法知识时，掌握了 Verilog 语言的基本结构和语法规则，能够编写简单的逻辑电路代码。
35.UART（通用异步收发传输器）-RS232（2）
2301_80417284的博客
07-14 343
UART（通用异步收发传输器）-RS232（2）
打包一个自己的Vivado IP核
最新发布
zhou8400的专栏
07-16 821
模块复用是逻辑设计人员必须掌握的一个基本功，通过将成熟模块打包成IP核，可实现重复利用，避免重复造轮子，大幅提高我们的开发效率。接下来将之前设计的串口接收模块和串口发送模块打包成IP核，再分别调用这两个IP核，构成串口接收--发送循回，依次验证IP核打包及调用是否成功。串口（UART）的FPGA实现Vivado版本：Vivado 2019.2开发板：xc7a35tfgg484-2。
基于复旦微JFMQL100TAI的全国产化FPGA+AI人工智能异构计算平台，兼容XC7Z045-2FFG900I
YEYUANGEN的专栏
07-13 402
基于上海复旦微电子FMQL45T900的全国产化ARM核心板。该核心板将复旦微的FMQL45T900（与XILINX的XC7Z045-2FFG900I兼容）的最小系统集成在了一个87*117mm的核心板上，可以作为一个核心模块，进行功能性扩展，能够快速的搭建起一个信号平台，方便用户进行产品开发。核心板上分布了DDR3 SDRAM、EMMC、SPI FLASH、以太网PHY芯片等。通过两个板对板连接器FMC实现PL端IO的扩展。
modelsim仿真教程verilog
06-28
该教程包括了ModelSim仿真工具的基本操作、Verilog语言的基础知识、Verilog模块的设计和仿真等内容。通过学习该教程，可以帮助初学者快速掌握ModelSim仿真工具的使用方法，以及Verilog语言的基本概念和设计方法，...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值