【VerilogHDL读书笔记】第一章 数字设计综述

最新推荐文章于 2022-11-12 23:28:27 发布
最新推荐文章于 2022-11-12 23:28:27 发布
阅读量446 收藏
点赞数 1
分类专栏： VerilogHDL
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/Yangel_Lee/article/details/53101005
版权

数字电路CAD技术发展史

电路集成度设计技术
真空管 & 晶体管 & SSI & MSI & LSI电路和逻辑仿真验证，面包板测试
VLSI利用计算机辅助技术设计和验证

硬件描述语言

目前有VHDL和Velilog HDL两种硬件描述语言。
　　在初期，设计人员需要用手工将基于HDL的设计转为电路简图，20世纪80年代，逻辑综合工具的出现使得设计者可以使用HDL在存器传输级（RTL）对电路进行描述。

典型设计流程

　　加粗表示设计层次，未加粗表示设计过程。

设计要求说明
行为级描述
RTL级描述
功能验证和测试
逻辑综合/时序验证
门级网表
逻辑验证和测试
版图规划和自动布局布线
物理版图
版图验证
实现

硬件描述语言的意义

  1. 抽象性
  2. 可以在早期对电路功能进行验证。
  3. 利于开发和修改

Verlog HDL的优点

  1. 语法与C语言类似，容易学习。
  2. 允许不同层次的抽象描述。
  3. 绝大多数流行综合工具以及厂商支持。
  4. 具有编程语言接口（PLI）。
YangelLee
关注
  • 1
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Verilog HDL数字设计与综合（第二版）.pdf
02-14
《Verilog HDL数字设计与综合（第二版）》是一本深入探讨Verilog HDL语言在数字系统设计和综合中的应用的专业书籍。Verilog HDL是集成电路设计领域中广泛使用的硬件描述语言，它允许工程师用一种近似于硬件结构的...
【Verilog语法简介】
u013353078的博客
02-14 1万+
Verilog教程1.Verilog简介2. Verilog语法讲解2.1 Verilog数据类型2.1.1 线网型数据（Nets）2.1.2 寄存器型数据（Reg）2.1.3 其他数据类型：（integer、real、time）2.1.4 向量型数据结构2.1.5 数组类型数据2.1.6 Verilog数据表示2.2 Verilog操作符2.3 模块（module）定义2.4 赋值语句2.5 if语句2.6 case语句2.7 when语句2.8 for语句2.9 initial/always语句2.1
Verilog语言入门学习（1）
liuyueqi1314的博客
01-28 2万+
一、数字逻辑回顾： 数字电路中：组合逻辑、时序逻辑 组合逻辑： 时序逻辑：电路逻辑输出值跟当前的输入值和电路的当前状态有关；如何保存当前状态：需要有储存功能的cell，比如：Flip-Flop，Latch 逻辑值：在数字电路中，1个bit有四种状态（四值逻辑） 数值的二进制表示： N比特的无符号二进制取值范围：[0,2N-1] 有符号数的二进制表示：（原码，反码，补码） 数字电路系统一般使用补码表示数值，在数学上加减比较方便 数值的十六进制表示：二进制按照4BIT表示为十六进...
Verilog HDL 设计与综合/数字集成电路设计方法概述_part1
qq_35990574的博客
12-29 1166
仅做笔记整理 课程链接 1.概述 随着时间推移，数字电路设计方式：元件-单元-RTL-IP SV是系统级仿真和验证的语言 采用 Verilog HDl语言进行数字集成电路设计的优点在于： （1）Verilog HDL在硬件描述方面具有效率高、灵活性强的优势； （2）代码易于维护，可植性强； （3）测试和仿真功能强大。 2.模块 模块是verilog HDL设计基本单元结构 输入信号 输出信号 输入输出信号 3.模块的调用和结构化建模 硬件描述语言建模方式 （1）数据流建模（2）行为级建模 （3）结构化
数字集成电路设计（一、Verilog HDL数字集成电路设计方法概述）
y_u_yu_yu_的博客
11-12 2160
Verilog HDL数字集成电路设计方法概述
Verilog语言简介(数字逻辑课程笔记）
weixin_50792396的博客
05-30 2万+
Verilog语言简介Verilog语言简介（数字逻辑课程笔记）概述数据类型模块构建 Verilog语言简介（数字逻辑课程笔记） 概述 Verilog是一种硬件描述语言：用形式化方法（文本形式）来描述和设计数字电路和数字系统的高级模块化语言。可编写设计文件、建立电路模型、编写测试文件进行仿真。 数据类型 1.变量值 0：代表逻辑0或否条件；在电路中一般是低电平 1：代表逻辑1或真条件；在电路中是高电平 X：代表未知的逻辑值（可能为0或1）；一般是寄存器类型（reg)未初始化 Z：代表一个高阻态；是线型（
Verilog HDL高级数字设计（第2版）
06-02
《Verilog HDL高级数字设计（第2版）》是一本专为FPGA软件工程师深入理解和应用Verilog HDL设计语言而编写的书籍。Verilog HDL是集成电路设计领域广泛使用的硬件描述语言，它允许工程师以接近自然语言的方式描述数字...
Verilog HDL高级数字设计(第2版)(英文版)
03-18
《Verilog HDL高级数字设计》是数字系统设计领域中一本经典的教材，由D.Ciletti撰写，并由Prentice Hall出版社出版。这本书的第二版深入介绍了Verilog HDL语言，这是一种广泛应用于硬件描述语言（HDL）的编程工具，...
Verilog语言及仿真
03-24
北京大学内部的Verilog语言及仿真的教程，供大家学习仿真时参考之用
《systemverilog验证》阅读笔记 -- 连接设计和测试平台
学而不思则罔，思而不学则殆
11-05 3460
测试平台和设计平台分开 interface的引入测试平台和设计平台分开增加program block，代替testbench里的module block。 解决verilog模型的采样问题，就是testbench经常加小延迟（或者下降沿输入激励）的做法。interface的引入verilog，经常遇到底层设计模块的端口有改动，会牵连以上所有层次的端口做相应改动。 使用systemverilog的
FPGA笔记之verilog语言（基础语法篇）
热门推荐
DBLLLLLLLL的博客
07-07 5万+
FPGA笔记之verilog语言（基础语法篇） 写在前面： verilogHDL语言是面向硬件的语言，换句话说，就是用语言的形式来描述硬件线路。因此与C语言等软件语言不同，如果想要在实际的电路中实现，那么在进行verilog语言编写时，就需要提前有个硬件电路的构思和想法，同时，在编写verilog语言时，应该采用可综合的语句和结构。 1.verilog 的基础结构 1.1 verilog设计的基本...
搭建你的数字积木——Verilog HDL基础知识总结
誓约胜利之舰
01-09 2531
一、Verilog HDL语言基础 过程语句 (initial, always) 块语句 (begin-end, fork-join) 赋值语句 (assign, =, <=) 条件语句 (if-else, case, casez, casex) 循环语句 (for, forever, rep...
读书笔记(Verilog HDL那些事儿_建模篇1)
时间的诗
06-01 1489
读书笔记(Verilog HDL那些事儿_建模篇1)      说明：写代码总感觉不是很好，向前辈学习，提升自己。      感悟：1: 系统 -> 封装 -> 模块 这样的层次结构不只是Verilog,基本所有的代码都是                  可以这样划分的。              2: “代码风格”或者“代码结构”的确是需要好好考虑的问题。相同的“代码风格”  
时序逻辑电路设计实例
逝年的博客
12-05 2445
时序逻辑电路设计实例： [例1]触发器设计实例 module dff( q, data, clk); output q; input data, clk; reg q; always @( posedge clk ) begin q = data; end endmodule [例2]. 电平敏感型锁存器设计实例之一 module latch1( q, data, clk)...
FPGA优缺点、Verilog HDL与VHDL的优缺点
Next_FSE的博客
06-28 1万+
FPGA优缺点、Verilog HDL与VHDL的优缺点 Verilog HDL 优点：类似C语言，上手容易，灵活。大小写敏感。在写激励和建模方面有优势。 缺点：很多错误在编译的时候不能被发现。 VHDL 优点：语法严谨，层次结构清晰。 缺点：熟悉时间长，不够灵活。 FPGA优点： 设计周期短，灵活。 适合用于小批量系统，提高系统的可靠性和集成度。
Verilog语言实现D触发器
Jayler_May的博客
11-10 1万+
module DFF( r,rb,clk,data,rst ); output reg r,rb; input wire data,clk,rst; //wire load; //and a1(load,clk,ena); always @(posedge clk or negedge rst) if(~rst) begin
[verilog读书笔记]3.基本概念
sinat_25887055的博客
09-11 744
一、词法约定 1.注释：     单行注释：“//”；多行注释开始于“/*”，结束于“*/”。多行注释不允许嵌套，但是单行注释可以嵌套在多行注释中。 2.操作符：      (1).单目操作符："~";       (2)双目操作符："&&"；       (3).三目操作符：“？：” 3.数字声明：     十进制('d或'D)：16'd225   //表示16位十进制数
Verilog HDL 总结（1）
weixin_43374723的博客
03-23 1万+
Verilog HDL 复习总结1. Verilog 语法的基础概念1.1 Verilog模块的基本概念 1. Verilog 语法的基础概念 Verilog HDL是一种硬件描述语言，其中HDL则是Hardware Description Language的缩写。因此，利用Verilog编写的程序最终会通过工具转换为具体的电路模块。此外，利用Verilog编写的模型可以是实际电路的不同级别的抽象...
ROS安装配置与语法介绍文档、ROS代码文档、树莓派与ROS结合使用等相关文档
最新发布
07-08
ROS安装配置与语法介绍文档、ROS代码文档、树莓派与ROS结合使用等相关文档
EDA数字频率计课程设计
06-19
本课程设计主要围绕EDA（电子设计自动化）中的数字频率计...本课程设计是一次实践性的EDA技术应用，通过实际操作锻炼了学生的设计、仿真和调试能力，加深了他们对Verilog HDL的理解，以及数字频率计工作原理的掌握。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值