读书笔记(Verilog HDL那些事儿_建模篇1)

  
  读书笔记(Verilog HDL那些事儿_建模篇1)
  
  说明:写代码总感觉不是很好,向前辈学习,提升自己。
  
  感悟:1: 系统 -> 封装 -> 模块 这样的层次结构不只是Verilog,基本所有的代码都是
                 可以这样划分的。
             2: “代码风格”或者“代码结构”的确是需要好好考虑的问题。相同的“代码风格”
                 便于阅读和维护。
             3: 大多数代码设计都是按照数据流先后顺序进行的,因此在各模块实现过程中
                 使用“仿顺序操作”的确可以使设计思路更清晰,当然,其中的问题就是如何从
                 千丝万缕的功能中将模块细化,这个过程很费时间,当确定了各个模块的功能,
                 整个系统构架也就呈现在了眼前,再根据系统构架优化各个模块功能,如此迭代,
                 终能实现繁杂的系统功能.
  

  进度:完毕(时间问题,只关注编程思想)


  整理来自:时间的诗

  
  
  1、系统建模 模块封装 模块
  
  2、模块封装:低级建模就是这样一回事,早期的建
  • 1
    点赞
  • 1
    收藏
    觉得还不错? 一键收藏
  • 1
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值