always语句块中非阻塞语句中赋值冲突举例分析

最新推荐文章于 2023-01-31 10:58:45 发布
最新推荐文章于 2023-01-31 10:58:45 发布
阅读量1.6k 收藏 2
点赞数 1
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/ZJY810230517/article/details/77892817
版权

output reg [5:0] i=0;

output reg [5:0] j=0;

always @(posedge clk)

 begin

          i <= i + 1;        

          if(i >= 6'd1)

          begin

                  j <= j + 1;

                  if(j >= 8)         

                   begin

                  i <= 6'd0;   

                   j <= 6'd0;

                   end

            end

End

 

always @(posedge clk)

 begin

          i <= i + 1;        

          if(i >= 6'd1)

          begin

                  //j <= j + 1;

                  if(j >= 8)         

                   begin

                   i <= 6'd0;   

                   j <= 6'd0;

                    end

                       j <= j + 1;

            end

End

 

always @(posedge clk)

 begin

          //i <= i + 1;        

          if(i >= 6'd1)

          begin

                 //j <= j + 1;

                  if(j >= 8)         

                   begin

                   i <= 6'd0;   

                   j <= 6'd0;

                     end

                  j <= j + 1;

                      end

              i <= i + 1;       

end

 

always @(posedge clk)

 begin

          //i <= i + 1;        

          if(i >= 6'd1)

          begin

                  j <= j + 1;

                  if(j >= 8)         

                   begin

                   i <= 6'd0;   

                   j <= 6'd0;

                     end

                                  //j <= j + 1;

                      end

              i <= i + 1;       

end

 

 

ZJY810230517
关注
  • 1
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
verilog HDL 的阻塞和非阻塞语句分析
08-14
在时钟边沿触发的always块中，阻塞赋值按照语句的顺序依次执行。例如，如果`b = c;`在`a = b;`之前，那么`a`的值将取决于最新计算出的`b`。这种行为与C语言中的赋值操作类似，呈现出线性、顺序的执行特性。 非阻塞...
EDA/PLD中的Verilog HDL 数据流建模--*-阻塞赋值语句
12-09
如果在一个时序逻辑的always块中使用阻塞赋值，可能会引起信号的混乱，因为赋值会阻塞后续的计算，直到当前赋值完成。因此，对于时序逻辑，通常推荐使用非阻塞赋值`。 深入理解阻塞赋值和非阻塞赋值的差异以及何时...
赋值语句（阻塞非阻塞）
zzh8082的博客
06-10 1042
赋值语句（阻塞非阻塞）
阻塞赋值与非阻塞赋值
最新发布
qq_42747105的博客
01-31 1792
阻塞赋值和非阻塞赋值
Verilog基础学习二
weixin_44079914的博客
03-27 3244
Verilog基础学习二 文章目录Verilog基础学习二一、always 块1.阻塞性赋值和非阻塞性赋值二、条件语句1.if 语句 基本用法2.避免引入锁存器3.case 语句4.casez 语句三、归约运算符(Reduction Operators)四、for循环Problem ： Combinational for-loop: 255-bit population countProblem ： Generate for-loop: 100-bit binary adder 2五、Generate 块
阻塞与非阻塞
Yuanzhi的博客
07-30 1355
阻塞赋值与非阻塞赋值： 1.符号 阻塞赋值“=”（组合逻辑电路），非阻塞赋值“<=”（时序逻辑电路）； 2.Verilog模块编程的8个原则： (1) 时序电路建模时，用非阻塞赋值。 (2) 锁存器电路建模时，用非阻塞赋值。 (3) 用always块建立组合逻辑模型时，用阻塞赋值。 (4) 在同一个always块中建立时序和组合逻辑电路时，用非阻塞赋值。 (5) 在同一个always块中不要既用非阻塞赋值又用阻塞赋值。 (6) 不要在一个以上的always块中为同一个变量赋值。 (7) 用$strob
EDA/PLD中的阻塞与非阻塞赋值
11-11
1. 阻塞赋值：在`always`块中，阻塞赋值按照语句的顺序执行。这意味着在执行完一条语句后，当前块中的其他语句才会看到更新的值。例如： ```verilog always @ (posedge clk) begin q1 = q1 + 3'b1; q2 = q1; end `...
Example-4-1.rar_Always_阻塞 赋值
09-19
"Example-4-1.rar_Always_阻塞 赋值"这个标题暗示了一个关于Verilog或VHDL中的`always`块和赋值方式的例子。在这个例子中，重点是强调在处理时序逻辑时，通常推荐使用非阻塞赋值运算符“”。 时序逻辑是用来描述...
Verilog HDL行为建模--- 顺序语句块
12-09
7.2 顺序语句块语句块块提供将两条或更多条语句组合成语法结构上相当于一条语句的机制。这里主要讲Verilog HDL 的顺序语句块(begin . . . end) ：语句块中的语句按给定次序顺序执行。顺序语句块中的语句按顺序方式...
非阻塞赋值与阻塞赋值
Derek Qu的博客
06-17 2万+
Verilog语言中最容易被误解的构造之一是非阻塞赋值。 即使是非常有经验的Verilog设计人员也不能完全理解在IEEE兼容的Verilog模拟器中如何安排非阻塞分配，并且不了解应该何时以及为何应该使用非阻塞赋值。 本文详细介绍了如何安排Verilog阻塞和非阻塞赋值，提供重要的编码指南来推断正确的可合成逻辑和详细编码样式，以避免Verilog模拟竞争条件。
非阻塞赋值错误用法规避指南
leo_xu_的博客
05-04 334
在激励文件中，某些语句使用非阻塞赋值会导致电脑在仿真过程中直接死机。在产生时钟信号的initial和always语句中，使用了非阻塞赋值，仿真软件消耗所有的计算机内存，最终导致电脑死机。使用非阻塞的两条语句如下所示。 该为阻塞赋值后，电脑不会出现卡死现象，修改后的语句如下所示。 ...
verilog阻塞非阻塞赋值在always语句中的表现
a523272685的博客
09-02 1万+
verilog阻塞非阻塞赋值在always语句中的表现 通常书上说组合逻辑要用阻塞赋值，时序逻辑要用非阻塞赋值，但偏偏有些人写代码喜欢在组合逻辑里边用非阻塞，时序逻辑里边用阻塞，有时还混用，看的让人头大，今天我就专门写个博客记录一下这个阻塞非阻塞在组合逻辑和时序逻辑中的效果，以后我头大的时候还能回来看看。。。 不多bb，直接放代码和仿真图 测试文件 module test( input c...
【基础知识】~ 组合逻辑/时序逻辑、阻塞/非阻塞
qq_40549426的博客
06-02 3601
组合逻辑的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原本的状态无关，逻辑中不牵涉跳变沿信号的处理，组合逻辑的 verilog 描述方式有两种：always 模块的敏感列表为所有判断条件信号和输入信号，但一定要注意敏感列表的完整性。在 always 模块中可以使用 if、case 和 for 等各种 RTL 关键字结构。由于赋值语句有阻塞赋值和非阻塞赋值两类，建议读者使用阻塞赋值语句“=”。always 模块中的信号必须定义为 reg 型，不过最终的实现结果中并没有寄存器。这是由于在组合逻辑电路描述中
FPGA-赋值冲突
qq_42043804的博客
02-01 590
Verilog 语法(2) 参数声明一致 推荐在module 端口声明之前声明参数，在module例化语句的最开始的时候修改参数。 module xxx #(parameter WIDTH=8） （ input a, output b ）; xxx #(.WIDTH(4)) 三种描述方式 1、结构化描述方式 module example(input a,b,c,d; output o); wire tmp0,tmp1; XOR1 mo(.O(tmp0),.IO(a),.I1(b)); XOR2 m1(.O(
总结Verilog中always语句的使用
热门推荐
Peter's Blog
07-06 9万+
always语句包括的所有行为语句构成了一个always语句块。该always语句块从仿真0时刻开始执行其中的行为语句；最后一条执行完成后，再开始执行其中的第一条语句，如此往复循环，直到整个仿真结束。因此，always语句块常用于对数字电路中一组反复执行的活动进行建模。比如大家熟知的时间信号发生，每半个时钟周期时钟信号翻转一次。
一个实例带你理解阻塞赋值与非阻塞赋值（转载）
I_LOVE_MCU的博客
05-13 421
一个实例带你理解阻塞赋值与非阻塞赋值 always @(*) #3 out1=in; always @(*) #3 out2<=in; always @(*) out3=#3 in; always @(*) out4<=#3 in; assign #3 out5=in; 我们首先看第一个always块，当我们检测到in发生变化的时候，我们就会进入always块，进来之后第一件事就是延迟3个单位，然后再进行阻塞赋值。 延时3个单位以后，in的值为1，此时ou
verilog中的阻塞赋值与非阻塞赋值详解
~动次~打次~动次~打次~
07-31 2万+
组合逻辑的always模块中使用阻塞赋值； 时序逻辑的always模块中使用非阻塞赋值； --------------------------------------------------- 追问 可不可以这样理解，就是组合中计算马上赋值，时序逻辑中上升沿计算，下降沿赋值？ 回答 嗯，有点那个意思 关键是组合逻辑中是实时变化的，而时序逻辑中一个cycle才变化一次
"学习FPGA技术中的非阻塞赋值语句
非阻塞赋值语句是一种在FPGA设计中常用的赋值语句，这种语句具有特定的语法和执行规则...在使用非阻塞赋值语句时，需要注意赋值变量必须是寄存器类型的变量，并且赋值不会立即改变变量的值，而是在块语句结束时才生效。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值