- 博客(25)
- 收藏
- 关注
RSS订阅原创 【Pytorch入门】常见Transforms/ __call__方法
call方法，可以为对象提供函数式的行为，使其更加灵活和可调用。这对于某些特定的应用场景非常有用，例如创建可调用的类实例，实现函数重载，或者在特定条件下触发对象的行为等。方法是一个特殊方法，用于使对象可以像函数一样被调用。方法可以让对象具备函数的行为，使其可以像函数一样被调用。方法时，可以直接使用括号运算符将对象作为函数调用。方法中定义对象被调用时的行为，例如输出"对象可以像函数一样被调用。在你提供的代码中，通过在。
2024-03-04 14:58:36
458
原创 杂记-买华强北电子产品的教训
之前不信邪，去华强北买了一个西部数据所谓全新的机械硬盘，1T，差不多300元。用了不到一年就坏了。然后去官网查S/N，结果查无device。Onedrive同步的时候，我把同步路径设置为机械硬盘，结果机械硬盘崩的时候，电脑程序和桌面直接卡死（桌面和程序路径都在硬盘里面）。我还以为是电脑坏了。
2024-03-03 16:31:10
472
原创 【Pytorch入门】Dataset类代码实战+VS Code Debug
今天学的是代码读取。首先新建read_data.py，新建类MyData，继承与Dataset类。
2024-02-28 17:53:31
352
原创 【论文笔记】V2X Cooperative Perception for Autonomous Driving: Recent Advances and Challenges
在协同感知系统中，解决从车辆传感器和设备收集的广泛感知数据的计算和存储需求是必不可少的。云计算和数据中心已成为流行的解决方案，利用 V2X 通信互连车辆设备和服务器进行数据共享。然而，这些解决方案可能会引入显着的通信开销，并为实时 CP 任务提供有限的计算灵活性。更有效的替代方法是边缘计算，它在网络边缘放置数据和计算服务，靠近车辆设备，促进CP操作的快速响应。这幅图清晰地描述了CP的全过程，我主要关注Preparation for Transmission部分，这也是我博士的核心研究内容。
2024-02-26 11:59:46
509
原创 Python笔记-super().init(root)的作用
假设我们有一个名为的父类，它有一个属性，在其构造函数中被初始化：现在，我们想创建一个的子类，名为。类有自己的属性，但我们也希望它能继承类的属性。所以，我们在类的构造函数中调用：在这个例子中，就是在调用类的构造函数，这样类就能继承类的属性。如果我们没有在类的构造函数中调用，那么类就不会有属性，因为类的构造函数没有被调用。总而言之的作用就是在子类中调用父类的构造函数，以便子类能继承父类的属性和方法。
2024-02-22 22:37:37
508
原创 在屏蔽任何FRP环境下从零开始搭建安全的FRP内网穿透服务
本人目前在境外某大学读博，校园网屏蔽了所有内网穿透的工具的数据包和IP访问，为了实现在家也能远程访问服务器，就不得不先开个学校VPN，再登陆。我们实验室还需要访问另一个大学的服务器，每次我都要去找另一个大学的同学借账户和动态token访问，不胜其烦。我尝试了包括向日葵、FRP、ngrok等多个内网穿透工具，在校园无线网、校园访客WiFi、有线网均做了测试。。我想到的解决方案，有两点：1. 进一步加密frp等工具的流量，让防火墙认不出来；2.（前提是服务器环境有手机信号）。
2024-02-09 09:55:10
2049
1
原创 FRP内网穿透如何避免SSH暴力破解（二）——指定地区允许访问
说到，出现了试图反复通过FRP的隧道，建立外网端口到内网服务器TCP链路的机器人，同时试图暴力破解ssh。这些连接造成了流量的浪费和不必要的通信开销。考虑到服务器使用者主要分布在A、B、C地区和国家，我打算对上一篇文章获取的建立连接的ip再过滤一遍，把其他地区的ip加以封禁，确保服务器不被恶意访问骚扰。
2024-02-06 14:29:56
1544
原创 FRP内网穿透如何避免SSH暴力破解（一）
FRP作为高性能内网穿透工具，广泛运用在高校和企业的内网服务器穿透，让内部服务器可以通过外网访问内部资源。但是FRP给运维人员带来便利的同时，也暗藏被Hacker爆破攻击的风险。传统防止SSH被扫描爆破的方法有很多，比如关闭密码认证只允许ssh密钥认证、Fail2ban封掉扫描机器ip等等。但是由于FRP服务器无法区分异常流量，目前已有的方法只能在内网服务器部署，大量来自攻击者的流量仍会占据大量FRP隧道资源。同时来自FRP服务器的流量来源ip都是127.0.0.1，难以用Fail2ban过滤。
2024-02-06 00:13:31
1524
原创 [Python学习]map与reduce函数
from functools import reducedef str2int(s): def fn(x,y): return x*10+y def char2num(s): return {'0':0,'1':1,'2':2,'3':3,'4':4, '5': 5, '6': 6, '7': 7, '8': 8, '9': 9}[s] re
2017-11-10 21:58:43
366
原创 测量菜鸡的基地总结
两年前我和诸位一样，作为一个懵懂无知，对大学生活充满期待、幻想的大一新生来到了华中科技大学，加入了电信系的大家庭。当时选择这个学校也是高考之前没有想到的。高考的超常发挥20分让我有了更大的选择空间，当时可以上电子科大和北邮all专业，结果对985有一点执念，选了华科电信系。 图1.老王PPT的教诲 到了大学，为了不荒废学业多学几门技术，我就加入一个技术团队，比如联创、Dian、冰
2017-08-24 17:21:12
451
原创 DAC8811驱动编写遇到的问题
这次错误导致我调了半天DAC也没有正常的波形，坑了做硬件的队友* 错误1：时序图有问题错误2：数据DIN计算有问题 这个公式给的明明白白，就是让你计算补码为偏移二进制，你的数学敏感还是要锻炼！ * 反思：写驱动一定要认真分析时序图，那些Interface Timing是你一定要认真分析好好关注的 附上我写的DAC8811驱动程序：`timescale 1ns / 1ps////
2017-07-09 22:54:07
1358
原创 GPIO Product Guide笔记（Xilinx）
GPIO是通用并行IO接口的简称。他将总线信号转化为IO设备要求的信号类型，实现地址译码输出数据，锁定输入数据缓冲的功能。GPIO控制器的基本结构如图1所示。 总线接口模块实现地址译码，并将特定总线信号转化为内部总线；中断逻辑模块，根据中断控制以及中断产生条件产生中断请求信号。输入/输出控制模块将内部总线信号转化为基本的输入/输出引线，并实现输出数据锁定,输入数据暂存的功能。图中只画出1位数据的原
2017-01-30 21:23:04
1795
原创 （电工基地笔记）Vivado 2014.2 validation fails[IP_Flow 19-3478]
错误背景：为microblaze添加AXI4外设（IP核）出现错误错误信息：[IP_Flow 19-3478] Validation failed for parameter 'My M00_A00_ADDR_WIDTH(M00_A00_ADDR_WIDTH)' with value '16' for BD Cell '/hier_periph/microblaze_0_axi
2016-09-12 18:13:19
9080
1
原创 （电工基地笔记）Vivado出现编译错误，无法生成bit文件
error：[Drc 23-20] Rule violation (NSTD-1) Unspecified I/O Standard - 15 out of 15 logical ports use I/O standard (IOSTANDARD) value 'DEFAULT', instead of a user assigned specific value. This may cause
2016-08-20 00:30:16
9811
转载 CPLD/FPGA/Verilog_如何写代码减少逻辑单元的使用数量
如何写代码减少逻辑单元的使用数量工作中遇到的问题，芯片级的资源有限制，没办法只能改进逻辑单元综合电路逻辑。一....尽量不要使用"大于""小于"这样的判断语句, 这样会明显增加使用的逻辑单元数量 .看一下报告,资源使用差别很大. 例程:always@(posedge clk) begin count1=count1+1; if(count1==10
2016-07-29 17:44:24
5095
原创 （电工基地笔记）Vivado固化至SPI Flash
如果从头开始做SPI Flash固化是有一些麻烦的，要在完成综合之后，打开synthesized Design（图） （图） 然后在synthesized Design打开状态下，选择Tools->Edit Device Properties编辑器件属性（图） 我们这个FPGA有16MFlash，是Master SPIx1，大家有兴趣可以看一下X
2016-07-14 12:41:49
19159
6
原创 （电工基地笔记）介绍用Vivado制作FPGA工程
1.今天做一个秒表实例，介绍用Vivado制作FPGA工程2.使用两个按键key0（秒表驱动、暂停）、key1下面演示Vivado操作过程1.create project（图） 2. 一般来说都会选择它（图） 3.不选择源文件（图） 4.选择芯片（我们用的是xc7a35tftg256-1）也可以用过滤器选择芯片（图）5.单击完成，我们的工程就创建完了
2016-07-12 17:08:24
3975
原创 （电工基地笔记）有限状态机笔记
1.有限状态机概念概念状态机是复杂逻辑功能（如算法机中的流程控制器）实现的最主要也是最有效的手段状态机记录自身工作状态，通过输入与当前状态来确定下个状态，并通过当前状态和输入来确定输出 状态编码：1.二进制编码或者格雷码（防止竞争冒险）2.独热码：是只有一位为高的编码3.CPLD一般使用格雷码4.FPGA一般使用独热码（综合工具一般会把已经识别的状态机中的编码转
2016-07-12 12:37:33
1726
原创 （电工基地课程笔记）基本时序逻辑
今天重新复习了D触发器。D触发器就是个真正的reg，时钟的有效沿到来时，输出值更新为输入值，其他时候输出值保持不变，与输入无关reg q;always@(posedge clk)begin qend//clk是非常重要的概念//低端FPGA如果跑软核，一般时钟频率100MHz 1.方波越窄，就要用越高频的正弦信号叠加 2.时钟是FPGA里面最繁忙的信号
2016-07-07 22:51:56
1224
原创 总结Verilog中always语句的使用
always语句包括的所有行为语句构成了一个always语句块。该always语句块从仿真0时刻开始执行其中的行为语句；最后一条执行完成后，再开始执行其中的第一条语句，如此往复循环，直到整个仿真结束。因此，always语句块常用于对数字电路中一组反复执行的活动进行建模。比如大家熟知的时间信号发生，每半个时钟周期时钟信号翻转一次。
2016-07-06 21:46:58
99385
4
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人