CC2420芯片手册核心知识点

最新推荐文章于 2021-10-30 07:02:08 发布
置顶 最新推荐文章于 2021-10-30 07:02:08 发布
阅读量1.9k 收藏 3
点赞数 3
分类专栏： TinyOS 文章标签： 物联网 射频
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/a183635870/article/details/109612940
版权

目录

1. 引脚分配

在这里插入图片描述

引脚 引脚名引脚类型引脚描述引脚描述
-AGNDGround (analog)Exposed die attach pad. Must be connected to solid ground plane外露的模具连接垫。必须连接到实心接地板上
1VCO_GUARDPower (analog)Connection of quard ring for VCO (to AVDD) shielding连接方形环，用来VCO屏蔽
2AVDD_VCOPower (analog)1.8 V Power supply for VCO压控振荡器VCO 1.8V供电
3AVDD_PREPower (analog)1.8 V Power supply for Prescaler分频器 1.8V供电
4AVDD_RF1Power (analog)1.8 V Power supply for RF front-end射频前端 1.8V供电
5GNDGround (analog)Grounded pin for RF shieldingRF屏蔽接地引脚
6RF_PRF I/OPositive RF input/output signal to LNA/from PA in receive/transmit mode正射频输入/输出信号到LNA/from PA 在接收/发射模式
7TXRX_SWITCHPower (analog)Common supply connection for integrated RF front-end. Must be connected to RF P and RF N externally through a DC path集成射频前端的通用电源。必须通过直流路径连接到RF P和RF N
8RF_NRF I/ONegative RF input/outout sianal to LNA/from PA in receive/transmit mode负射频输入/输出信号到LNA/from PA 在接收/发射模式
9GNDGround (analog)Grounded pin for RF shielding射频屏蔽接地引脚
10AVDD_SWPower (analog)1.8 V Power supply for LNA /PA switchLNA /PA  1.8V供电
11NC-Not Connected未连接
12NC-Not Connected未连接
13NC-Not Connected未连接
14AVDD_RF2Power (analog)1.8 V Power supply for receive and transmit mixers1.8V供电
15AVDD_IF2Power (analog)1.8 V Power supply for transmit / receive IF chain1.8V供电
16NC -Not Connected未连接
17AVDD_ADC Power (analog) 1.8 V Power supply for analog parts of ADCs and DACs 为模拟ADC和DAC模块提供1.8V电源电压 
18DVDD_ADC Power (digital) 1.8 V Power supply for diaital parts of receive ADCs为数字ADC数字接收模块提供1.8V电源
19DGND_GUARD Ground (digital)  Ground connection for digital noise isolation接地，隔离数字信号噪声
20DGUARD Power (digital) 1.8 V Power supply connection for digital noise isolation 隔离数字信号噪声 1.8V供电
21RESETn Digital Input Asynchronous, active low digital reset 异步，低电平有效  数字复位
22DGND Ground (digital) Ground connection for digital core and pads 数字磁芯和电垫接地
23DSUB_PADS Ground (digital) Substrate connection for digital pads 数字焊盘的基片连接
24DSUB_CORE Ground (digital) Substrate connection for digital modules 数字模块的基片连接
25DVDD3.3 Power (digital) 3.3 V Power supply for digital I/Os  I/Os  3.3V供电
26DVDD1.8 Power (digital) 1.8 V Power supply for digital core 1.8V  芯片工作电压供电
27SFD Digital output SFD (Start of Frame Delimiter) / digital mux output SFD(帧分隔符的开始)/数字mux输出
28CCA Digital output CCA (Clear Channel Assessment) / digital mux output CCA(空闲信道评估)/数字mux输出
29FIFOP Digital output Active when number of bytes in FIFO exceeds threshold / serial RF clock output in test mode 在测试模式下FIFO中的字节数超过了串行射频时钟输出的阈值激活
30FIFO Digital I/O Active when data in FIFO / serial RF data input / output in test mode 在测试模式下FIFO /串行射频数据输入/输出时激活
31CSn Digital input SPI Chip select, active low SPI片选  低电平有效
32SCLK Digital input SPI Clock input, up to 10 MHz SPI时钟输入 高达10MHz
33SI Digital input SPI Slave Input. Sampled on the positive edge of SCLK SPI从机输入  在SCLK的上升沿采样
34SO Digital output (tristate) SPI Slave Output. Updated on the negative edge of SCLK. Tristate when CSn high. SPI从机输出  在SCLK的下降沿更新，CSn高电平时高组态
35DVDD_RAM Power (digital) 1.8 V Power supply for digital RAM 数字RAM供电1.8 V
36NC -Not Connected 未连接
37AVDD_XOSC16 Power (analog) 1.8 V crystal oscillator power supply 1.8 V晶振电源
38XOSC16_Q2 Analog I/O 16 MHz Crystal oscillator pin 2 16MHz晶体振荡器引脚2
39XOSC16_Q1 Analog I/O 16 MHz Crystal oscillator pin 1 or external clock input 16MHz晶体振荡器引脚1或外部时钟输入
40NC -Not Connected 未连接
41VREG_EN Digital input Voltage regulator enable, active high, held at VREG_IN voltage level when active.Note that VREG_EN is relative  VREG_IN,not DVDD3.3电压调整器使能，高电平有效，激活时保持VREG_IN电压电平。注意VREG_EN是相对于VREG_IN，而不是3.3V
42VREG_OUT Power output Voltage regulator 1.8 V power supply output 电压调节器1.8 V电源输出
43VREG_IN Power (analog) Voltage regulator 2.1 to 3.6 V power supply input 电压调压器2.1到3.6 V电源输入
44AVDD_IF1 Power (analog) 1.8 V Power supply for transmit / receive IF chain 发射/接收IF链的1.8 V电源
45R_BIAS Analog output External precision resistor, 43 kΩ, ±1 % 外部精密电阻、43 kΩ±1%
46ATEST2 Analog I/O Analog test I/O for prototype and production testing 用于原型和生产测试的模拟测试I/O
47ATEST1 Analog I/O Analog test I/O for prototype and production testing 用于原型和生产测试的模拟测试I/O
48AVDD_CHP Power (analog) 1.8 V Power supply for phase detector and charge pump 相位检测器和电荷泵 1.8V供电

2. 电路描述

在这里插入图片描述
  CC2420的简化框图如图所示，它是一款中低频接收器。接收到的射频信号首先被一个低噪放大器(LNA)放大，并把同相正交信号下变频到中频(2MHz)，接着复合的同相正交信号被滤波放大，再通过AD转换器转换成数字信号，其中自动增益控制、最后的信道滤波、扩频、相关标志位、同步字节都是以数字的方法实现的。
  当SFD引脚变高的时候，标志着一个起始帧的标识符已经被发现。CC2420把收到的数据存放到一个128字节的FIFO接收单元，使用者可以通过SPI接口读取FIFO中的数据，并且通过硬件完成CRC效验，接收信号的强度指示和相关的评测都被添加到帧里面。在接收模式下CCA可以通过一个引脚来获得；在测试的时候，它还提供一个无缓冲的串行数据模式。
  CC2420通过直接上转换来完成发送，待发送的数据存在一个128字节的FIFO发送单元(与FIFO接收单元相互独立)中，其中帧头和帧标识符由硬件自动添加上去。按照IEEE802.15.4中的扩展顺序，每一个字符(4bits)都被扩展成32个码片，并被送到数模转换器以模拟信号的方式输出。
  一个模拟低通滤波器把信号传递到积分(quadrature)上变频混频器，得到的射频信号被功率放大器(PA)放大，并被送到天线匹配。
  内部的发送接收选择开关电路使天线连接和匹配更加容易，但是射频线路是差分的，所以终端天线经常通过一个不平衡变压器来匹配。通过一个外部直流通道把TXRX_SWITCH引脚连接到RF-P引脚和RF-N引脚来为低噪声放大器和功率放大器提供偏置电压。
  CC2420中的频率合成器包含一个完整的片上LC压控振荡器，其中一个90度的相位分离器用来产生同相和正交相的本地振荡信号，用来为接收模式的下变频混合器以及发送模式的上变频混合器提供原始信号。压控振荡器(VCO)工作在4800 –4966 MHz频率段，但是当分离器产生了同相和正交相的时候，这个频率就会被二分频。
  一个外部晶振必须连接到XOSC16_Q1和XOSC16_Q2引脚，以用来为合成器提供参考频率。锁相环(PLL)可提供数字锁定信号。
  数字基带包括支持帧处理，地址识别，数据缓存和MAC的安全机制。其中4线的SPI被用来实现配置和数据缓存，一个片上的稳压器用来提供标准的1.8V电压，同时这个稳压器还可以通过一个单独的引脚来使能。一个电源监控器被用来检测那些非正常的供电电压，并且这个监控器可以通过SPI来配置。

3. 应用电路

  CC2420只需外接很少的外部电路即可构成应用系统。一个典型的应用电路如图所示。外接元件的说明见表1，参数典型值见表2。
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

3.1 输入/输出匹配

  射频输入/输出是差分和高阻抗的。射频端口最适宜的差分负载值阻抗为95+j187Ω。
  如果使用非平衡的天线，例如单极天线，必须使用非平衡变压器来增强其性能。非平衡变压器可以使用低成本的分立电感和电容或者再外接一个传送天线来构成。

3.2 偏置电阻

  偏置电阻R451用来设置精确的偏置电流。

3.3 晶振

  外部晶振的负载电容为C381和C391。

3.4 稳压器

  片内稳压器提供所有的1.8V输入电压。C42用来增强稳压器的稳定性。为了满足ESR的要求需要使用一系列的电阻。

3.5 电源退耦器

  为了提高电路性能必须使用合适的电源退耦器（decoupling）。在一个应用系统中，为了使电路性能达到最佳，电源退耦器的布置、退耦电容的大小以及电源滤波至关重要。Chipcon提供了一个紧凑的参考设计。

4. IEEE802.15.4的调制格式

  本节对IEEE802.15.4 协议中的2.4GHz直接序列扩频(DSSS)射频调制帧格式作简单介绍。调制和扩频的功能框图见图：
在这里插入图片描述
表 IEEE 802.15.4符号到片序列映射表
  CC2420先将要传送的数据流进行变换，首先每一个字节被分成两个字符，每个字符包含4bits，最低有效字符先传送(LSS)。除了在完全相关的领域是先传送最高有效字节(MSB)外，其他的多字节传送领域都是最低有效字节(LSB)优先传送。每个字符都被映射成一个32位码片的伪随机数，如表所示。这样的伪随机数一共有16个，它们互不相同。经过转换后，码片序列的传输速率可达2MChips/s，传送先从最低有效位C0开始。此码片序列经过O-QPSK调制后，每个码片被调制成半个正弦波。码片流通过I/Q通道交替传输，两通道之间的传输延时为半个码片周期。传送符号0的波形如图所示。
在这里插入图片描述

5. 配置模式概述

  在不同的应用中，CC2420可通过配置达到最佳工作状态。通过配置可编程控制寄存器可以修改以下的一些关键参数：

  1. 接收/发送模式
  2. 射频信道选择
  3. 射频输出功率
  4. 掉电/上电模式
  5. 晶振掉电/上电
  6. 空闲信道评估模式
  7. 包操作硬件支持
  8. 加密/解密模式

6. 四线串行配置和数据接口

  当CC2420处在从设备的时候，CC2420可以通过一个简单4线SPI接口(SI，SO，SCLK，CSN)来配置它的工作模式，并能实现读写数据缓存的功能。所有的地址和数据在SPI上传送时都是以MSB开始的。

6.1 引脚配置

  数字输入引脚SCLK，SO，CSN应该配置成高阻输入，由于CC2420没有内部上拉电阻，所以必须在外部接上上拉电阻。虽然当 CSN是高的时候，SO是高阻抗的，但还是应该在SO引脚上加一个上拉电阻，以避免给微控制器带来抖动的输入。MCU上其他没有用到的I/O口应该设置成输出引脚，并把它们接到低电平，防止产生泄露电流。

6.2 寄存器的访问

  CC2420内部有33个16位的配置和状态寄存器，15个命令寄存器，2个单独的8位寄存器分别用来访问发送和接收FIFO单元。这50个寄存器的地址通过6位的地址线来编址，当访问寄存器的时候，RAM/寄存器选择位必须被清0，读/写选择位选择一个读或者写操作，并且保证8位地址总线与6位寄存器地址线相互匹配。在寄存器的每一个读写周期中，SI总线上共有24比特数据，其中最先发送的是1bit的RAM/寄存器选择位(0：寄存器，1：RAM)，接下来是1bit的读/写选择位(0：写，1：读)，然后是6bits的地址线(从A5开始发送)，最后才是16bits的数据线(丛D15开始发送)，在整个传输过程中CSN引脚必须一直保持在低电平状态。通过同样的接口微控制器也可以对配置寄存器进行读操作。数据回读的时候，读/写选择位必须被置高以进行初始化，在选择好寄存器地址并且S0被控制器配置成它的数据输入脚后，控制器就可以在16个时钟周期内通过CC2420的输出脚S0从地址寄存器中读取数据。
  在SCLK为上升沿的时候，SI上的数据被写入CC2420，当16bits数据的最低位D0也被写入的时候，整个字(一个字由两个字节构成)的数据被存放在CC2420的内部配置寄存器中。在不改变CSN的情况下多个寄存器可以被一次写入，在低功耗模式和休眠状态下，寄存器中的所有数据仍然不会丢失，直到供电电压关闭(例如：通过VREG_EN引脚使稳压电源关闭)，寄存器的操作可以按照任何的顺序进行。
在这里插入图片描述

参数符号最小值最大值单位条件
SCLK 时钟频率Fsclk　10MHZ 　
SCLK 低脉冲持续时间tcl25　ns SCLK必须保持低电平的最小时间
SCLK高脉冲持续时间tch25　ns SCLK必须保持高电平的最小时间
CSn 建立时间tsp 25　ns 在第一个SCLK脉冲上升沿到来之前CS片选必须为低电平的最小时间
CSn 持续时间tns 25　ns 在最后一个SCLK脉冲上升沿到来之后CS片选必须保持低电平的最小时间
SI 建立时间tsd 25　ns 在SCLK脉冲上升沿到来之前SI的数据必须准备好的最小时间
SI 持续时间thd25　ns 在SCLK脉冲上升沿到来之后数据必须保持SI 线上的最小时间
上升时间trise　100ns SCLK，CSn上升所用时间最大值
下降时间tfall　100ns SCLK，CSn下降所用时间最大值

6.3 状态字节

  CC2420在寄存器访问、命令选通（command strobes）、RAM首个地址或者数据字节传送到发送FIFO期间，SO引脚上将返回状态字节。状态字节包含有六个状态位，具体说明见下表，通过发出SNOP命令来读取状态字。也可以在芯片访问期间读取状态字，例如访问寄存器和FIFO期间。

命令位名字描述
7-保留
6XOSC16M_STABLE16M晶振工作指示位。0：16M晶振未工作 1：16M晶振在工作
5TX_UNDERFLOWFIFO溢出指示位。此位需要使用SFLUSHTX命令手动清除。 0：未溢出 1：溢出
4ENC_BUSY加密模块忙指示位。0：加密模块空闲 1：加密模块忙
3TX_ACTIVERF传送器工作指示位。0：RF传送器空闲 1：RF传送器正在工作
2LOCK频率综合器PLL锁指示位。0：PLL未锁 1：PLL锁
1RSSI_VALIDRSSI值有效指示位。0：RSSI值无效 1：RSSI值有效，一般在接收开始至少8个符号传送时间后
0-保留

6.4 命令选通

  命令选通（Command strobes）可以看作一个对CC2420的单字节的操作指令。访问一个命令寄存器的地址就会执行一个内部时序。这些命令用来使能晶振，使能接收模式，启动加密等。所有15个命令的资料下表
在这里插入图片描述
  如果晶振未工作，则只有SXOSCON命令可以使用，其他的命令会全部无效。只有晶振稳定工作，其他命令才有效。访问命令寄存器的操作过程和访问其他寄存器一样，只是没有数据传输。也就是只有RAM/寄存器选通位（置为0），读/写选通位（置为0）和6位的地址位（从0x00到0x0E）被写入。一个命令将紧随一个未将CSn未置高的SPI访问进程，并且在下一个时钟的下降延被执行。

6.5 访问RAM

  CC2420内部的368字节RAM可以通过SPI接口来访问。 通过传送2字节的地址可以一次读取单个或多个字节，然后由硬件自动将地址指向下一单元。每次只读或者写一个字节， 不像寄存器访问中每次读写2个字节。在访问RAM期间晶振必须工作。
  通过将RAM/寄存器选通位置来使能对RAM的访问。9位的RAM地址由两部分组成。B1:0 (MSB)用来选通三个存储区的其中一个。A6:0 (LSB)用来选通该存储区的地址。RAM分成了三个存储区：发送FIFO（0区），接收FIFO（1区），安全区（2区）。每个FIFO有128字节， 而安全区有112字节。
  A6：0紧随RAM/寄存器选通位传送，在开是传送数据之前还需要传送另外一个地址字节。这个字节包括第7位6位的B1：0，5位的读写选通位（0为读和写，1为读），4位到0位为无关位。
  对于RAM写过程，数据将在第二个字节后直接从SI引脚读取并写入RAM，同时RAM的数据自动的从SO引脚上读出，但如果用户只对写感兴趣的话这个过程将被忽略。对于RAM读，被选通字节的数据将在第2个地址位传输完成后直接从SO引脚上读出。
下图显示了读取多个RAM字节数据的操作过程。 RAM存储器的空间分配见表6。低256字节数据用来存储FIFO数据。
和寄存器一样，数据在掉电模式下仍被保存在RAM中，但是如果电源被关闭，数据将被丢失。
在这里插入图片描述
在这里插入图片描述

6.6 FIFO访问

  对发送FIFO和接收FIFO的访问是通过TXFIFO (0x3E) 和RXFIFO (0x3F)寄存器来实现的。
  TXFIFO仅仅只用来写，但是也可以通过RAM访问来读取。在通过RAM访问中，每次只读和写一个字节。RXFIFO既可读也可写，写FIFO只有在调试或者执行安全操作（加密/解密）时才发生。在访问FIFO期间晶振必须工作。
  在写TXFIFO时，每写一个新的字节SO引脚上都会输出状态字，如图9所示。这样就可以检测到在写TXFIFO是否有溢出。
  多字节的FIFO数据可以通过RAM访问在一次操作中完成。在FIFO访问开始后只能通过将CSN拉高来中止FIFO操作。
  FIFO和FIFOP两个引脚提供了接收FIFO中数据的额外信息，注意FIFO和FIFOP引脚信息只针对RXFIFO，TXFIFO有它自己的溢出状态标志。
  可以使用SFLUSHTX命令来清空TXFIFO和RXFIFO。

6.7 连续SPI访问

  在CSN引脚未被拉高时，寄存器访问，命令选通，FIFO访问和RAM访问可以连续执行。例如，用户可以在一个操作中执行命令选通、寄存器写、连续写3字节数据到TXFIFO，如图11所示。唯一不同的是FIFO和RAM访问必需通过将CSN拉高来中止。
在这里插入图片描述

7. 微控制接口和引脚描述

在典型的应用中，CC2420将与微控制器相连接。该控制器必须能够：
 设置CCC2420为不同的工作模式，读写缓存器数据，通过4位的SPI总线控制接口读写状态信息。（SI，SO，SCLK和CSn）
 通过FIFO和FIFOP状态引脚连接接收和发送FIFO。
 通过CCA引脚执行空闲信道评估。
 通过SFD引脚获取时间信息（特别是在有信标的网络中）

7.1 配置接口

  CC2420和微控制器连接的典型电路如图12所示。微控制器使用4个I/O口和CC2420的配置接口相连接（SI，SO，SCLK和CSn）。SO和微控制器的输入口连接，SI，SCLK和CSN和微控制器的输出口连接。最好的是微控制器具备硬件的SPI接口。
  和SI，SO和SCLK连接的微控制器引脚可以和其他的SPI接口设备共用。在CSn为低电平的时候， SO输出高阻抗。
  在内部稳压器关闭的时候，为了防止输入信号产生漂移，CSn需要外接一个上拉电阻或者置高。SI和SCLK需要置为规定的电平。
在这里插入图片描述

7.2 接收模式

  在接收模式， 当收到完整的开始帧界定符（SFD）后，SFD将变为高电平，如果通过地址识别检测到信息是发给自己的，或者取消了地址识别功能，SFD将在MPDU接收完成之后变低。如果信息不是发给自己的，SFD将会立即变低。见图13。
  如果RXFIFO中有一个或者多个字节信息，FIFO引脚将变高。写入RXFIFO中的第一个字节是接收帧的长度信息，也就是当帧长信息写入RXFIFO后FIFO引脚将变高。直到RXFIFO为空时FIFO才拉低。
  如果先前接收的的帧全部或者部分还在RXFIFO中，FIFO引脚将保持高电平直到RXFIFO为空。
  如果RXFIFO中的未读数据超过了编程设置的IOCFG0.FIFOP_THR的值，FIFOP引脚将变高。如果地址识别功能使能，在帧通过地址识别之前FIFOP是不会变高的，即使此时RXFIFO的数据长度超出了设置的极限值。
  当一个信息包的最后一个字节数据接收完成后FIFOP也会变高，即使此时还没超过极限值。此时FIFOP将在RXFIFO中有一个字节的数据被读出之后变低。如果地址识别功能使能，在地址被完全识别之前数据将不会从RXFIFO中读出。因为如果帧没有被通过地址识别，CC2420将自动的将此帧丢弃。这可以通过使用FIFOP引脚来操作。因为该引脚只有数据帧在通过地址识别后才会变高。
在这里插入图片描述

7.3 RXFIFO溢出

  RXFIFO每次最多只能包含128字节。RXFIFO溢出发生后需要使用SFLUSHRX命令来使其接收新的数据。注意SFLUSHRX命令必须使用两次以确保SFD引脚回到空闲状态。
  对于安全使能帧，MAC必须要先读取收到帧的源地址，然后再决定使用哪个钥匙去解密和鉴别帧数据。

7.4 发送模式

  在发送模式，FIFO和FIFOP引脚只与RXFIFO引脚相关，SFD引脚在传送数据帧的过程中总是处于活跃状态。
  当帧的SFD字段被完全读取之后，SFD引脚变高。当MPDU完全传送完成之后或者侦测到溢出时，SFD变为低电平。
  SFD引脚在接收和传送数据帧的变化状态非常相似。如果比较在接收和传送数据帧时接收器和发送器的SFD引脚区别，你会发觉有一个非常微小的大约为2 μs的时延，这是由于接收器和发送器的带宽限制引起的。

7.5 总体控制和状态引脚

  在接收模式, 当门限值被超过或一个帧完全被接收时，FIFOP引脚会中断微控制器。这个引脚也应该和微控制器的中断引脚相连。
  在接收模式，FIFOP引脚可以用来侦察是否数据都接收到了先进先出寄存器。
  SFD引脚可以用来提取发送和接收数据帧的实时信息。当一个帧的开始分界符侦察到了或者被完全发送出去，SFD引脚就会变成高电平。SFD引脚更适合和微控制器的定时器引脚相联系。
  为了调试，SFD引脚和CCA引脚可以监控许多用IOCFG1寄存器选择的状态信号。
  FIFO，FIFOP，SFD，和CCA引脚的极性由IOCFG0寄存器（地址 Ox1C）控制。

花Kai的季节
关注
  • 3
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
cc2420
tinyliang的专栏
08-07 1997
+-------------------------+-------------------------+ | tos/chips/cc2420/unique | +-------------------------+-------------------------
cc2420无线传感芯片说明手册
10-25
TI公司的无线传感芯片cc2420使用手册 目录参考 Table of contents 1 Abbreviations_________________________________________________________________5 2 References ___________________________________________________________________6 3 Features _____________________________________________________________________7 4 Absolute Maximum Ratings _____________________________________________________8 5 Operating Conditions __________________________________________________________8 6 Electrical Specifications ________________________________________________________9 6.1 Overall___________________________________________________________________9 6.2 Transmit Section ___________________________________________________________9 6.3 Receive Section ___________________________________________________________10 6.4 RSSI / Carrier Sense _______________________________________________________11 6.5 IF Section _______________________________________________________________11 6.6 Frequency Synthesizer Section _______________________________________________11 6.7 Digital Inputs/Outputs ______________________________________________________12 6.8 Voltage Regulator _________________________________________________________13 6.9 Battery Monitor ___________________________________________________________13 6.10 Power Supply ____________________________________________________________13 7 Pin Assignment ______________________________________________________________15 8 Circuit Description ___________________________________________________________17 9 Application Circuit ___________________________________________________________19 9.1 Input / output matching _____________________________________________________19 9.2 Bias resistor ______________________________________________________________19 9.3 Crystal __________________________________________________________________19 9.4 Voltage regulator__________________________________________________________19 9.5 Power supply decoupling and filtering _________________________________________19 10 IEEE 802.15.4 Modulation Format ____________________________________________24 11 Configuration Overview _____________________________________________________25 12 Evaluation Software ________________________________________________________26 13 4-wire Serial Configuration and Data Interface__________________________________27 13.1 Pin configuration __________________________________________________________27 13.2 Register access____________________________________________________________27 13.3 Status byte _______________________________________________________________28 13.4 Command strobes _________________________________________________________29 13.5 RAM access______________________________________________________________29 13.6 FIFO access ______________________________________________________________31 13.7 Multiple SPI access ________________________________________________________31 14 Microcontroller Interface and Pin Description __________________________________32 14.1 Configuration interface _____________________________________________________32 14.2 Receive mode ____________________________________________________________33 14.3 RXFIFO overflow _________________________________________________________33 14.4 Transmit mode____________________________________________________________34 14.5 General control and status pins _______________________________________________35 15 Demodulator, Symbol Synchroniser and Data Decision ___________________________35 16 Frame Format _____________________________________________________________36 16.1 Synchronisation header _____________________________________________________36 16.2 Length field ______________________________________________________________37 16.3 MAC protocol data unit_____________________________________________________37 16.4 Frame check sequence______________________________________________________38 CC2420 CC2420 Datasheet (rev 1.3), 2005-10-03 Page 3 of 90 17 RF Data Buffering__________________________________________________________39 17.1 Buffered transmit mode_____________________________________________________39 17.2 Buffered receive mode _____________________________________________________40 17.3 Un-buffered, serial mode____________________________________________________40 18 Address Recognition ________________________________________________________41 19 Acknowledge Frames _______________________________________________________42 20 Radio control state machine __________________________________________________44 21 MAC Security Operations (Encryption and Authentication) _______________________46 21.1 Keys____________________________________________________________________46 21.2 Nonce / counter ___________________________________________________________46 21.3 Stand-alone encryption _____________________________________________________47 21.4 In-line security operations ___________________________________________________47 21.5 CTR mode encryption / decryption ____________________________________________48 21.6 CBC-MAC_______________________________________________________________48 21.7 CCM ___________________________________________________________________48 21.8 Timing __________________________________________________________________49 22 Linear IF and AGC Settings__________________________________________________49 23 RSSI / Energy Detection _____________________________________________________49 24 Link Quality Indication _____________________________________________________50 25 Clear Channel Assessment ___________________________________________________51 26 Frequency and Channel Programming _________________________________________51 27 VCO and PLL Self-Calibration _______________________________________________52 27.1 VCO____________________________________________________________________52 27.2 PLL self-calibration________________________________________________________52 28 Output Power Programming _________________________________________________52 29 Voltage Regulator __________________________________________________________52 30 Battery Monitor____________________________________________________________53 31 Crystal Oscillator __________________________________________________________54 32 Input / Output Matching ____________________________________________________55 33 Transmitter Test Modes _____________________________________________________55 33.1 Unmodulated carrier _______________________________________________________55 33.2 Modulated spectrum _______________________________________________________56 34 System Considerations and Guidelines _________________________________________58 34.1 Frequency hopping and multi-channel systems___________________________________58 34.2 Data burst transmissions ____________________________________________________58 34.3 Crystal accuracy and drift ___________________________________________________58 34.4 Communication robustness __________________________________________________58 34.5 Communication security ____________________________________________________58 34.6 Low cost systems__________________________________________________________59 34.7 Battery operated systems ____________________________________________________59 34.8 BER / PER measurements ___________________________________________________59 35 PCB Layout Recommendations _______________________________________________60 36 Antenna Considerations _____________________________________________________60 37 Configuration Registers _____________________________________________________62 38 Test Output Signals _________________________________________________________82 39 Package Description (QLP 48) ________________________________________________84 40 Recommended layout for package (QLP 48) ____________________________________85 CC2420 CC2420 Datasheet (rev 1.3), 2005-10-03 Page 4 of 90 40.1 Package thermal properties __________________________________________________85 40.2 Soldering information ______________________________________________________85 40.3 Plastic tube specification ____________________________________________________86 40.4 Carrier tape and reel specification _____________________________________________86 41 Ordering Information _______________________________________________________86 42 General Information ________________________________________________________87 42.1 Document History _________________________________________________________87 42.2 Product Status Definitions___________________________________________________89 42.3 Disclaimer _______________________________________________________________89 42.4 Trademarks ______________________________________________________________89 42.5 Life Support Policy ________________________________________________________89 43 Address Information ________________________________________________________90
CC2420中文完全手册
05-07
CC2420是一款真正意义上的符合802.15.4协议规范，应用于无线网络中的低功耗、低电压的的RF收发芯片。 CC2420包括一个数字直接序列扩频的基带调制解调器，它的输出放大增益为9dB，有效的数据传输率达240kb/s。 CC2420为工作于2.4GHz免授权频段的无线通信提供了一个低成本的完整的解决方案。它完全符合ETSI EN 300 328(欧洲)，ETSI EN 300 440 class 2 (欧洲)，FCC CFR47 Part 15(美国) 和ARIB STD-T66 (日本)等世界规范。 CC2420在硬件上支持包处理，数据缓存，脉冲传送，数据加密，数据验证，以及空闲信道评估，连接质量指标和数据包时间等功能。这些功能减少了控制器的工作量，从而可以连接一些低成本的控制器。 CC2420的接口配置、FIFO的发送接收机制都是通过SPI来实现的。通过外接微控制器和少量的元件来就可构建典型的应用系统。 CC2420基于Chipcon公司的SmartRF03技术和0.18μm CMOS工艺。
CC2420芯片中文手册
06-02
CC2420芯片中文手册，中英文对照版的
CC2420技术手册
10-24
本文是cc2420的技术手册，欢迎大家下载
CC2530中文数据手册完全版
最新发布
08-14
下面将详细介绍其主要知识点： 1. **概述**：CC2530是一款集成了ARM7TDMI-S内核的8位微控制器，具有高性能的射频(RF)收发器，支持2.4GHz ISM频段。其设计理念是为了优化无线连接和系统级电源效率，适合IoT设备和...
CC2530数据手册.zip
07-29
以下是其中的一些关键知识点： 1. **CPU与内存**：CC2530采用增强型8051内核，提供更高的处理速度和灵活性。内存方面，包括闪存(程序存储)、RAM(数据存储)以及特殊功能寄存器(SFR)，满足不同应用的需求。 2. **...
CC2530中文数据手册
09-08
以下是根据标题和描述提取的一些关键知识点： 1. **CC2530芯片概述**：CC2530是一款集成了8位微处理器和2.4GHz无线射频（RF）功能的单片系统（SoC），主要应用于Zigbee、6LoWPAN和其他无线个人区域网络（WPAN）协议...
TI cc2430zdk eb开发板几个芯片手册
07-17
下面将详细讨论这款开发板的关键组成部分和相关知识点。 首先，核心芯片CC2430是TI的一款集成微控制器和2.4GHz射频（RF）的单片系统（SoC）。该芯片设计用于无线传感器网络和Zigbee应用，支持IEEE 802.15.4标准。它...
CC2420中文手册
06-12
很好很全面的CC2420，中文版本的，搞无线传感器组网的会喜欢的
cc2420中文资料
02-04
zigbee 芯片 带中文注释的cc2420芯片资料
CC253x4x编程手册. (Rev. C)_cc2530_
09-29
以下是对手册中关键知识点的详细说明： 1. **CC2530简介**：CC2530是德州仪器（Texas Instruments）开发的一款微控制器，集成了一个8位的8051内核和2.4GHz射频收发器，专为低功耗无线应用设计，如ZigBee网络。 2. ...
STM32驱动_cc2420
健身房
10-30 316
文章目录cc2420.ccc2420.hpublic.hmain.c cc2420.c   cc2420.c如下： #include "sys.h" #include "CC2420.h" #include "delay.h" uint8 CC2420_PSDU[1 + CC2420_PSDU_Len]; uint8 CC2420_Source_PANID[2] = {0xcc, 0xcc}; uint8 CC2420_Source_ShortAddr[2] = {0xcc, 0xcc}; uint8 C
tmote设计（四） - CC2420(射频电路设计注意事项)
云计算?
12-28 289
以前没有做过射频电路，但确实听说电路的射频部分是很专业的，也听说过周围很多的同学在射频部分栽了跟头，传输距离只有几个厘米。所以自己设计射频电路的时候专门请教了一个专门做射频电路的同学，他的建议是射频电路设计一般需要注意一下几点： 1、双层板的话，上面走信号线，下面是整面的地。射频信号和低频信号不同，低频信号时沿传输线传输，但射频信号是在信号线和底层地之间的板材中传输的。（在本设计中，下面是正面的...
芯片手册学习总结
weixin_42648229的博客
09-29 3315
芯片手册学习，总结
CC2530芯片手册：ZigBee开发必备
这份中文数据手册详细介绍了CC2530的各种特性和功能，对初学者理解和使用该芯片非常有帮助。" 在手册中，首先介绍了CC2530的基本特性。它包含了8051 CPU核心，具备不同类型的存储器，包括程序存储器、数据存储器...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值