- 博客(9)
- 收藏
- 关注
原创 JESD204B链路层
三、链路层链路层主要包括扰码器加扰,链路建立,8b/10b编码三部分。链路建立主要包括代码组同步(CGS),初始通道对齐序列(ILAS),用户数据。3.1扰码器链路层含有一个可选的扰码器,可以选择对数据是否进行扰码处理。3.2链路建立3.2.1链路建立主要经过三个阶段:1) 代码组同步,使用CDR技术恢复位时钟,对每一个链路上的数据进行位同步和帧同步。2)
2017-04-10 10:09:58
5773
原创 JESD204B传输层
二、传输层数据传输层的主要功能将AD转换器采样的数据映射成8bit位宽的字节数据。先将所有的采样数据线性的排开,然后添加控制字和控制位得到words,也可以选择不加控制字和控制位,则words和之前排列的采样数据相同,添加控制字和控制位有两种方法,第一种在每一个采样点的末尾添加控制位;第二种不在采样点末尾添加控制位,在所有采样点的末尾添加一个控制字,控制字里面的控制位对应前面的采样点。通过添加
2017-04-10 10:04:21
6384
1
原创 JESD204B概述
一、JESD204B概述1、JED204B是什么?一种新型的基于高速SERDES的ADC/DAC数据传输接口。ADC/DAC的采样速率变得越来越高,数据的吞吐量越来越大,对于500MSPS以上的ADC/DAC,动辄就是几十个G的数据吞吐率,采用传统的CMOS和LVDS已经很难满足设计要求,JESD204B应运而生。现在各大厂商的高速ADC/DAC上基本都采用了这种接口。2、JESD20
2017-04-10 10:00:19
23687
原创 高速数字电路AC耦合电容HFSS仿真
高速数字电路AC耦合电容HFSS仿真高速数字电路中我们经常会需要耦合电容,特别对于一样高速SERDES,往往都需要进行AC耦合,一些时钟线也有可能需要AC耦合,这个时候不可避免的需要使用到耦合电容,我们知道高速数字电路中,需要尽可能的保持传输线的阻抗恒定,减少信号反射,提高信号质量,但是AC耦合电容的引进必然会导致阻抗的不连续性。 耦合电容引起的阻抗不连续的原因是:电容焊盘相对于导线过大,
2017-04-01 14:20:05
9214
2
原创 高速ADC设计中不可忽视的一个参数-时钟jitter--补写
初次接触高速ADC的时候,师傅跟我说一定要让输入的采样时钟的jitter满足设计需求,但是我在问您师傅到底是什么样的需求的时候,师傅说去看DATASHEET,,但是我翻遍了整个DATASHEET,也没发现有哪里讲对输入采样时钟jitter的要求,经过几天的资料查找,作用发现了这里面的问题,,在我的上一篇文章里面有详细的jitter的求解问题为什么要讨论这个jitter?到底
2017-03-31 14:37:33
7774
原创 高速ADC时钟jitter对信噪比和有效位数的影响
高速ADC时钟jitter求解 高速ADC的时钟jitter会影响高速ADC的信噪比SNR,而信噪比决定了模拟前端输入的有效范围。所以需要先确定模拟前端的有效输入范围,然后确定应该满足的SNR,然后推导出时钟jitter。一、模拟前端动态输入范围和有效位ENOB的关系 假设ADC的最大输入幅度是Vpp
2017-03-31 11:48:16
6498
原创 常见存储器ROM、RAM和FLASH介绍
常见存储器ROM、RAM和FLASH介绍最近因为在找实习工作,做了一些大公司的硬件笔试题,发现很多公司都有对存储器的考察,从来没有系统的整理过存储器的种类,是时候来一波整理了 以下主要讲了:RAM、ROM和FLASH三大类。RAM包括:SRAM、DRAM、SDRAM、DDR SDRAM、DDR2 SDRAM和DDR3 SDRAMROM包括:PROM、EPROM和EEPROM
2017-03-30 13:49:42
6431
原创 手把手教你使用HFSS仿真高速差分过孔-下
对于高速过孔,影响信号完整性的因素包括接地过孔,过孔的反焊盘,残留焊盘,过孔残桩,因此对高速差分过孔优化的时候,需要从这四个方面去考虑。1) 接地过孔:对于任何信号都需要相应的信号回路,信号导线和信号回路导线组合在一起才构成了一个完整的信号路径;信号回路导线基本都是在传输线的参考面上,信号导线和信号回路导线之间的阻抗就是传输线的特性阻抗,当信号通过过孔进行换层的时候,相应的参考面
2017-03-29 13:11:55
6765
2
原创 手把手教你使用HFSS仿真高速差分过孔—上
高速数字电路设计中,信号完整性是一个非常重要的问题。为了使信号保持良好的传输特性,PCB板上的互联线一般都采用均匀传输线,使互联线保持特性阻抗一致性,减少信号反射。然而PCB板上的互联线很多时候避免不了换层的问题,这时候就必须使用过孔。过孔会导致阻抗不连续,进而造成反射,出现信号完整性问题。 当信号传输速率越高,信号前沿越短的时候,过孔引入的信号完整性问题越严重,需要对过孔进行优
2017-03-24 16:07:42
20658
7
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人