高速ADC设计中不可忽视的一个参数-时钟jitter--补写

最新推荐文章于 2024-07-25 08:59:28 发布
最新推荐文章于 2024-07-25 08:59:28 发布
阅读量7.7k 收藏 43
点赞数 6
文章标签： jitter ENOB 孔径抖动 高速ADC 信噪比
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/a2447944219/article/details/68925022
版权
本文探讨了高速ADC设计中时钟jitter的重要性，解释了为何需要关注jitter，并与ENOB（有效位数）的关系。ENOB是衡量ADC性能的关键参数，与信噪比SNR紧密相关。文中指出，jitter和信号频率fin都会影响SNR和ENOB，高频率信号采集时对时钟jitter的要求更加严格。低速信号采集时jitter影响较小，但超过100MHz时，jitter需严格控制在几百fs以下。
摘要由CSDN通过智能技术生成

  

 初次接触高速ADC的时候，师傅跟我说一定要让输入的采样时钟的jitter满足设计需求，但是我在问您师傅到底是什么样的需求的时候，师傅说去看DATASHEET，，但是我翻遍了整个DATASHEET，也没发现有哪里讲对输入采样时钟jitter的要求，经过几天的资料查找，终于发现了这里面的问题，，


在我的上一篇文章里面有详细的jitter的求解问题


为什么要讨论这个jitter？到底这个jitter应该多大？

讨论之前需要了解一下ENOB

我们都知道ADC有一个衡量性能的参数：分辨率位数，高速ADC一般都是12位以上的，，可以说一个ADC的最小分辨率和这个分辨率位数有很大的关系，，但是我们知道ADC肯定会有一个噪声问题的，，假设ADC的噪声比你输入信号的最小分辨率还小，，那么你这个分辨率位数的最后几位就有可能没有意义了，，所以ADC还有一个参数ENOB，，有效位数。比如说一个12位的ADC，他的有效位数是11，那么你采样得到的信号12位红最后一位根本没用，因为他和噪声是一个数量级，你测出来也没用，，不知道他到底是有用信号还是噪声。所以真正对ADC有意

最低0.47元/天 解锁文章
a2447944219
关注
  • 6
    点赞
  • 踩
  • 43
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
高速ADC时钟芯片选型及jitter计算
06-10
高速ADC时钟芯片选型及jitter计算
模拟技术中的高速ADC的低抖动时钟设计
12-13
引言       ADC是现代数字解调器和软件无线电接收机中连接模拟信号处理部分和数字信号处理部分的桥梁，其性能在很大程度上决定了接收机的整体性能。在A/D转换过程中引入的噪声来源较多，主要包括热噪声、ADC电源的纹波、参考电平的纹波、采样时钟抖动引起的相位噪声以及量化错误引起的噪声等。除由量化错误引入的噪声不可避免外，可以采取许多措施以减小到达ADC前的噪声功率，如采用噪声性能较好的放大器、合理的电路布局、合理设计采样时钟产生电路、合理设计ADC的供电以及采用退耦电容等。本文主要讨论采样时钟抖动对ADC信噪比性能的影响以及低抖动采样时钟电路的设计。 (a)12位ADC理想信噪比
ADC参数ENOB、有效分辨率、无噪声分辨率的理解及计算
最新发布
微弱世界的博客
07-25 1040
ADC参数ENOB、有效分辨率、无噪声分辨率的理解及计算
高速ADC时钟jitter对信噪比和有效位数的影响
a2447944219的博客
03-31 6502
高速ADC时钟jitter求解      高速ADC的时钟jitter会影响高速ADC的信噪比SNR，而信噪比决定了模拟前端输入的有效范围。所以需要先确定模拟前端的有效输入范围，然后确定应该满足的SNR，然后推导出时钟jitter。 一、模拟前端动态输入范围和有效位ENOB的关系                                       假设ADC的最大输入幅度是Vpp
最小采样频率计算公式_正确理解采样时钟抖动（Jitter）对ADC信噪比SNR的影响
weixin_39652760的博客
11-22 1065
前言：本文我们介绍下ADC采样时钟的抖动（Jitter）参数对ADC采样的影响，主要介绍以下内容：时钟抖动的构成时钟抖动对ADC SNR的影响如何计算时钟抖动如何优化时钟抖动1.采样理论高速ADC使用外部输入时钟对模拟输入信号进行采样，如图1所示。图中显示了输入采样时钟抖动示意图。图1、ADC采样输入模拟信号的频率越高，由于时钟抖动导致的采样信号幅度变化越大，这点在图2中显示的非常明显。输入信号频...
正确理解采样时钟抖动（Jitter）对ADC信噪比SNR的影响
FPGA_Designer
06-02 7917
前言：本文我们介绍下ADC采样时钟的抖动（Jitter）参数对ADC采样的影响，主要介绍以下内容： 时钟抖动的构成 时钟抖动对ADC SNR的影响 如何计算时钟抖动 如何优化时钟抖动 1.采样理论 高速ADC使用外部输入时钟对模拟输入信号进行采样，如图1所示。图中显示了输入采样时钟抖动示意图。 图1、ADC采样 输入模拟信号的频率越高，由于时钟抖动导致的采样信号幅度变化越大，这点在图2中显示的非常明显。输入信号频率为F2=100MHz时，采样幅度变化如图红色虚线所示，明显大于输入信号F1=
晓宇姐姐带你软硬结合，感受下ADC DMA采集多路电压电流
karaxiaoyu的专栏
10-25 4316
作者：晓宇，排版：晓宇 微信公众号：芯片之家（ID：chiphome-dy） 在我们的电子设计中，经常需要对外部的模拟量进行采集，如一些传感器的输出量，电位器的旋转量等等，特别是电压电流的采集可以说是家常便饭，这些都离不开MCU最常用的外设，ADC，它可以将模拟量转换为数字量，量化后给MCU进行处理，稍微复杂一点的产品，往往需要多路模拟量采集，今天晓宇姐姐结合实际案例，跟大家一起分享一个我经常用的方案之一，通过定时器自动触发多路ADC进行电压电流的采集，并通过DMA传送数据到内存，在需要的时候，去内..
高速ADC时钟设计考虑
loylzc的博客
08-29 1475
高速ADC时钟设计考虑 最近做高速ADC采集，查阅了一些ADC时钟的资料。ADC 采集系统的信噪比除了跟芯片本身有关，还与采样时钟抖动（jitter）有重要关系，当采样率有几百M的时候，这种影响尤为重要。 Optimal Clock Sources for GSPS ADCs Design Guide 这样我们通过查找ADC数据手册，找到adc aperture jitter，再查阅时钟源的数据手册，获得时钟抖动，计算出总的抖动。然后换算成SNR。 另外，clock的幅度对信噪比也有影响，幅度越大，信
STM32 ADC的使用
Utotao的博客
02-13 2532
本例程测量的是PB0口的电压 1、配置ADC使用的GPIO口 void ADC_GPIO_Config() { GPIO_InitTypeDef GPIO_InitStructure; RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOB,ENABLE); GPIO_InitStructure.GPIO_Mode = GPIO_Mode_AIN;//模拟输...
数字设计中的时钟与约束 - IC_learner - 博客园.pdf
12-28
### 数字设计中的时钟与约束 #### 一、同步电路与异步电路 在数字设计领域中，根据电路的工作方式可以将其分为两大类：**同步电路**与**异步电路**。 ##### 同步电路定义 对于同步电路，通常需要满足以下条件： 1...
利用ADC、全差分放大器和时钟调整电路设计模拟系统-综合文档
05-23
总之，ADC、全差分放大器和时钟调整电路是设计高性能模拟系统不可或缺的三个组件，它们的正确选择和合理配置对整个系统性能至关重要。设计师需要综合考量多个方面，进行精确的模拟与计算，才能构建出性能优异、稳定...
AN10007-Jitter-and-measurement
06-10
时钟抖动的测量对电子系统的设计、调试和性能评估至关重要，尤其在高速数字和通信系统中。文档“AN10007-Jitter-and-measurement”详细介绍了时钟抖动的类型以及测量方法，接下来将对这些知识点进行详细解读。 首先...
FPGA-jitter-理解.txt
11-26
假设有一个50HZ的时钟，总有5ppm的频率误差，那么当它用于实时时钟时，每日引起的走时误差为，同样的问题：假设有一个50HZ的时钟，总有5ppm的频率误差，那么当它用于实时时钟时，每日引起的走时误差为？
Doxygen生成美丽注释文档（1）：初体验
aiqianqi1796的博客
12-09 525
Chapter 1 - 准备工作 (Windows环境) 1.1 程序包下载 1. Doxygen 　　* 源码： git clone https://github.com/doxygen/doxygen.git 　　* GUI版本：点击下载 　　* 便携压缩包版本：下载 32位版本 64位版本 2. HTML Help Workshop 　　用于生成CHM文件，便于传...
时钟抖动（Jitter）的基本概念 【转载】
热门推荐
jiangchao3392的专栏
09-22 3万+
时钟抖动（Jitter）的基本概念 李倩 发表于 2018-03-13 10:21:08 电子说 随着通信系统中的时钟速率迈入GHz级，抖动这个在模拟设计中十分关键的因素，也开始在数字设计领域中日益得到人们的重视。在高速系统中，时钟或振荡器波形的时序误差会限制一个数字I/O接口的最大速率。不仅如此，它还会导致通信链路的误码率增大，甚至限制A/D转换器的动态范围。有资料表明在3GHz以上的系统中，时间抖动（jitter）会导致码间干扰（ISI），造成传输误码率上升。 1时钟抖动（Jitter）的.
高速ADC测试心得_输入时钟频率计算
xiaohai326的专栏
01-16 1826
ADC的动态参数是对正弦波的采样数据进行FFT频谱分析间接计算得到，为了在FFT处理时不发生频谱泄露，从而得到更准确的结果，一般采用相干采样的方式，即需选择特定频率的输入信号与采样频率，从而使得采集到的采样数据能在记录长度内转换的代码尽可能多。这是通过输入信号频率与采样频率之间的一种基本关系实现的，其数学关系如下所示： finfs=NcyclesNsamples 其中，fin为输入信号频率，fs为采样频率，Ncycles为完整采样的周期数，Nsamples为采样总点数，为方便FFT处理，Nsam..
选择并设计高速数据采集系统中的时钟
weixin_43212761的博客
04-20 556
同时，对于高速数据采集系统中时钟的考虑，我们更多能干预的是外部采样时钟的抖动性能。此外时钟幅度和时钟同步也是同样需要考虑的因素，这几点在后面电路优化的章节中会做详细的描述。高速 ADC的动态特性的最大瓶颈在于采样抖动（jitter），包括采样保持电路的孔径抖动（来自于 ADC自身）和采样时钟的抖动（来自于采样时钟电路），这也是现代流水线型 12－14位 ADC的 ENOB很难突破 12位的主要原因（TI新推出的 16位 100MSPS＋的数据转换器的 ENOB可以接近 13位）。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值