JESD204B概述

最新推荐文章于 2024-09-20 08:05:14 发布

a2447944219

最新推荐文章于 2024-09-20 08:05:14 发布

阅读量2.3w

点赞数 13

文章标签： JESD204B 高速ADC LVDS

本文链接：https://blog.csdn.net/a2447944219/article/details/69942715

版权

一、JESD204B概述

1、JED204B是什么？

一种新型的基于高速SERDES的ADC/DAC数据传输接口。ADC/DAC的采样速率变得越来越高，数据的吞吐量越来越大，对于500MSPS以上的ADC/DAC，动辄就是几十个G的数据吞吐率，采用传统的CMOS和LVDS已经很难满足设计要求，JESD204B应运而生。现在各大厂商的高速ADC/DAC上基本都采用了这种接口。

2、JESD204B的优缺点

2.1、优点：

a) 减少了PCB布板空间。

b) 减小了器件的引脚和封装大小。

c) 更简单的时序控制

2.2、缺点：

a) 更复杂的电路设计，需要特殊的时钟电路

b) 增加了接口的传输延时

2.3、下表是JESD204B、LVDS接口之间的对比：

接口类型	JESD204B	LVDS
最高速率	12.5Gbps	1Gbps（DDR）
是否需要随路的时钟线	不需要，采用CDR技术从数据流中恢复时钟	需要时钟线：一条差分位同步时钟线，一条差分帧同步时钟线
是否需要链路对齐	不需要	需要数据线和时钟线之间严格对齐