Makefile 文件中的:obj-$(CONFIG_TEST) += test.o,这一类的是什么意思? obj-y 是编译到内核,obj-m是编译成模块,obj-$是什么? 1 2 3 4 5 6 7 8 9 $(CONFIG_TEST) 是一个整体,$(xxx)表示引用变量 xxx 比如定义 CONFIG_TEST=y $(CONFIG_TEST)就是y obj-$(CONFIG_TEST) 就是 obj-y 又比如定义 CONFIG_TEST=m $(CONFIG_TEST)就是m obj-$(CONFIG_TEST) 就是 obj-m